Je l’ai dit un million de fois et je le répète – la meilleure conférence de l’industrie à laquelle je participe chaque année est Hot Chips. L’événement s’est développé au fil des ans, pour atteindre environ 1700 personnes en 2019 si je me souviens bien, mais il implique deux jours de présentations sur le dernier matériel qui a frappé le marché. Cela inclut les pièces nouvelles et à venir qui changent l’industrie dans laquelle nous travaillons, y compris des plongées profondes dans certains des plus importants silicium en jeu sur le marché aujourd’hui. Il y a également de nombreuses présentations liminaires des membres les plus éminents de l’industrie qui donnent un aperçu de la façon dont ces personnes (et les entreprises) travaillent, mais aussi de l’avenir.

Cette semaine, le couvercle a été levé sur le calendrier de fourniture de Hot Chips 2020. Avec COVID-19 à l’esprit, cette année sera également la première année où la conférence sera offerte en ligne uniquement aux participants. Hot Chips 2020 est prévu pour le 16 aoûte au 18 aoûte.

Les Hot Chips se déroulent traditionnellement sur trois jours: une première journée de tutoriels et deux jours de présentations. Les heures sont données en heure du Pacifique (PT).

Journée didactique

Cette année, les didacticiels couvrent l’apprentissage automatique et l’informatique quantique.

Hot Chips 32 (2020): jour du tutoriel
AnandTech Orateur Compagnie Info
09h00 – 12h15 Mise à l’échelle de l’apprentissage automatique
? ? Ce didacticiel parlera de la parallélisation des charges de travail d’apprentissage automatique à l’échelle et de l’architecture et des performances des déploiements de systèmes sclaed de Google et NVIDIA
13h15 – 16h30 L’informatique quantique
John Martinis USCB Suprématie quantique utilisant un processeur supraconducteur programmable
Jarrod McClean Google Applications et défis avec le matériel quantique à court terme
Matthias Steffen IBM Sous le capot d’un superordinateur supraconducteur Qubit Quantum
Oliver Dial
James S. Clarke Intel Vers un compteur quantique à grande échelle utilisant des quubits de spin en silicium
David Reilly Microsoft Si seulement nous pouvions les contrôler: défis et solutions dans la mise à l’échelle de l’interface de contrôle d’un ordinateur quantique

La première présentation traite d’un sujet populaire de l’apprentissage automatique évolutif sur de grands systèmes. La capacité de former un modèle à travers un supercalculateur, comme un NVIDIA DGX, ou à travers un grand cluster, comme un pod TPU, est essentielle afin d’obtenir les accélérations linéaires appropriées qui nécessitent l’utilisation de plusieurs unités de matériel. Cette présentation (présentateurs à déterminer) couvrira à la fois les logiciels de parallélisation d’un réseau de neurones ainsi que l’infrastructure requise pour les entreprises qui souhaitent évoluer. Une connaissance de base des principes du BC sera probablement requise.

Le deuxième tutoriel est sur l’informatique quantique. Il y a beaucoup de recherches sur l’état de l’informatique quantique, ainsi que beaucoup de discussions sur la réalisation d’un niveau de «suprématie quantique» pour des tâches qui valent réellement pour les problèmes de calcul aujourd’hui ou pour dix ans dans le futur. Les conférenciers de cette présentation couvriront la gamme des différents types d’informatique quantique, à l’infrastructure requise pour l’activer, ainsi que les défis pour y arriver et leur appliquer des programmes. Cela devrait faire un tutoriel de 3 ¼ heures densément emballé.

Premier jour: le matin

Le premier jour va être très chargé, et est divisé en cinq sessions, de 9h15 à 19h PT.

Comme pour toute conférence, les minutes d’ouverture sont consacrées au détail de la conférence, aux nouveautés de l’année et à certaines règles (telles que l’absence de streaming). Je soupçonne qu’il y aura une grande discussion sur la façon dont la situation COVID affectera les présentations, que faire si l’une des présentations échoue, ou autre. J’espère en fait que les présentations sont préenregistrées afin que cela ne se produise pas.

La première session est consacrée aux processeurs serveur.

Hot Chips 32 (2020): Jour 1, Session 1
Processeurs de serveur
AnandTech Orateur Compagnie Info
09h15 Allocution d’ouverture
09h30 Irma Esmer Papzian Intel Processeur évolutif Intel Xeon de nouvelle génération: Ice Lake-SP
10h00 William Starke IBM Processeur POWER10 d’IBM
10h30 Rabin Sugumar Marvell Processeur serveur basé sur bras Marvell ThunderX3 nouvelle génération
11h00 Antony Saporito IBM Processeur IBM z15 5,2 GHz

Tout de suite, nous avons une conférence de 30 minutes sur le matériel Intel Lake Ice-SP. Peu importe Cooper Lake, Intel souhaite promouvoir sa gamme de processeurs évolutifs Xeon de nouvelle génération. Cet exposé est susceptible de récapituler toutes les nouvelles fonctionnalités que le noyau Ice Lake apporte à la table, mais également les ajustements qui ont été apportés au processeur du serveur, les mises à jour du maillage, le nombre de cœurs, la disposition PCIe et peut-être même certaines infrastructures de plate-forme. Nous n’avons pas encore entendu si Intel annoncera Ice Lake-SP avant Hot Chips, donc nous pourrions déjà en savoir une partie d’ici là.


Sailesh Kothapalli d’Intel avec un processeur Ice Lake Xeon en décembre 2018

Le deuxième exposé est d’IBM, sur son nouveau processeur POWER10. IBM a présenté ce processeur dans des feuilles de route lors des précédentes conférences Hot Chips, avec cette dernière conception. L’année dernière, la société a déclaré que POWER10 comportera PCIe 5.0, jusqu’à 800 Go / s de bande passante mémoire, et reposera sur une nouvelle microarchitecture et une nouvelle technologie de processus. Les détails les plus fins ne sont pas clairs, mais pour POWER9, la société a mis en œuvre un nouveau système de mémoire configurable appelé OMI, il sera donc intéressant de voir si cela en fait une nouvelle conception.


Extrait du discours Power9 AIO d’IBM au Hot Chips 2019

La troisième conférence porte sur la conception du processeur ThunderX3 de Marvell / Cavium, quelque chose que nous avons récemment signalé lorsque Marvell a annoncé les détails. La nouvelle puce utilise 96 cœurs Arm v8.3 + personnalisés, construits sur TSMC 7 nm, avec jusqu’à quatre threads par cœur. Il y a 8 canaux de DDR4-3200, 64 voies de PCIe 4.0, quatre unités SIMD 128 bits par cœur et la prise en charge du fonctionnement à double socket. Il s’agit de la mise à niveau du ThunderX2, qui a été observée dans un certain nombre de déploiements de milieu de gamme pour HPC. Avec le support de CUDA on Arm, nous nous attendons à en entendre beaucoup à Hot Chips, ainsi qu’un guide détaillé de la microarchitecture, espérons-le.

Le dernier discours de la session revient d’IBM, cette fois sur la gamme de processeurs z15. Le titre de la conférence est répertorié comme 5,2 GHz, indiquant à quelle vitesse ces processeurs peuvent aller, et nous nous attendons à ce que cette conférence soit une extension de la conférence donnée à l’ISSCC plus tôt cette année. Je veux toujours écrire cette analyse du processeur en détail, quand il y a une interruption du barrage des versions de produits jusqu’à présent ce mois-ci.

La deuxième session de la journée est consacrée aux processeurs mobiles (alias Notebook).

Hot Chips 32 (2020): Jour 1, Session 2
Processeurs mobiles
AnandTech Orateur Compagnie Info
12h00 Sonu Arora AMD AMD Next Generation 7nm Ryzen 4000 APU
12h30 Jumnit Hong Intel À l’intérieur de Tiger Lake: CPU client mobile Intel de nouvelle génération

Talk one est sur les APU Ryzen 4000 d’AMD, Renoir. Nous avons plongé profondément dans ce processeur lorsqu’il a été annoncé, ainsi qu’un certain nombre de critiques sur les produits qui sont sortis. J’espère que cette présentation pourrait entrer dans certains des choix de conception qui devaient être faits avec une conception monolithique de 7 nm entre Zen 2 et un appariement Vega 8 mis à jour, ainsi que le découplage du tissu Infinity à la mémoire principale. Pour les utilisateurs qui s’attendent à voir une grande discussion sur les versions de bureau de Renoir, Hot Chips ne va pas en parler spécifiquement – il s’agit plutôt d’une conférence sur la conception de la plate-forme.

Le deuxième discours de la session sera très attendu, Intel abordant en détail son nouveau processeur Tiger Lake pour ordinateurs portables. Nous avons eu un aperçu d’une plaquette, ainsi que des plans rapprochés pour avoir une idée de ce qui devrait être une conception quadricœur avec 96 unités d’exécution avec la nouvelle architecture graphique Xe. Encore une fois, nous ne savons pas si Intel va utiliser cet événement comme un grand point d’annonce, ou si nous allons obtenir des informations avant l’événement. Ce que je peux espérer, c’est que Hot Chips est une plate-forme où Intel peut parler de certaines des améliorations 10 nm qu’ils ont dû apporter pour que Tiger Lake fonctionne.


Tiger Lake. Il suffit de demander à Carole Baskin.

Jour un: Keynote

Après les deux premières sessions, le discours d’ouverture est dirigé par Jim Keller d’Intel, vice-président principal et directeur général du Silicon Engineering Group d’Intel.

Les keynotes de Hot Chips ne sont pas nécessairement un motif pour annoncer de nouveaux éléments, mais avec Jim sur la scène, je m’attends à ce qu’il rentre plus en détail sur sa vie chez Intel jusqu’à présent. Il est là depuis un peu plus de deux ans, ce qui est suffisant pour apporter beaucoup de changement. Espérons que ce discours permettra à Jim d’entrer dans certains détails, bien que vu la nature secrète de ce qu’il fait, peut-être pas – mais il permettra à Jim de définir certains éléments de l’industrie et où il a amené Intel sur cette voie.

Aaron Pressman de Fortune a récemment publié un aperçu détaillé de Jim Keller, ainsi que des commentaires et des citations d’un certain nombre d’industries couvrant son passé, son présent et certains objectifs pour l’avenir. Si vous y avez accès, cela vaut la peine d’être lu.

Premier jour: après-midi

La première session de l’après-midi du premier jour est sur Edge Computing and Sensing.

Hot Chips 32 (2020): Jour 1, Session 3
Calcul et détection des bords
AnandTech Orateur Compagnie Info
15h00 Yu Pu Alibaba Xuantie-910: Innovant Cloud and Edge Computing par RISC-V
15h30 Allan Skillman Bras Présentation technique de l’Arm Cortex-M55: le processeur Cortex-M le plus compatible avec Arm
16h00 Glenn G. Ko Harvard
Université
Un accélérateur d’inférence bayésien évolutif pour un apprentissage non supervisé
16h30 Farrokh Farrokhi Etherwhere Solution GNSS haute performance ultra basse consommation

Le premier exposé sur RISC-V peut être intéressant s’il existe des applications sérieuses à la façon dont RISC-V se développe. Le deuxième exposé sur l’Arm Cortex M55 est probablement le plus pertinent pour nous, et Arm a annoncé le noyau M55 en février, alors j’espère que cet exposé sera une chance d’examiner l’architecture du design.

La deuxième session de l’après-midi du premier jour est une autre passionnante: GPU et architectures de jeu

Hot Chips 32 (2020): Jour 1, Session 4
GPU et architectures de jeu
AnandTech Orateur Compagnie Info
17h30 Jack Choquette NVIDIA GPU nouvelle génération de NVIDIA: performances et innovation pour le calcul GPU
18h00 David Blythe Intel L’architecture GPU Xe
18h30 Jeff Andrews Microsoft Architecture du système Xbox Series X

Talk one est de NVIDIA, discutant du «GPU Next Generation». Nous pouvons tous conclure que cela signifie Ampère, qui a été récemment annoncé pour HPC sous la forme de l’A100. Cependant, comme pour la discussion sur Renoir plus tôt, cet exposé ne portera pas spécifiquement sur les produits de consommation – ces pourparlers Hot Chips se concentreront sur une philosophie de conception et parleront des différentes variantes de celle-ci, alors même si nous nous attendons à entendre parler de certaines optimisations cela pourrait être fait pour les graphiques grand public, une grande partie de la discussion ira vers ce qui existe déjà (HP100 axé sur le HPC), puis des optimisations seront faites pour le calcul ou pour les graphiques.

Le deuxième exposé de la session est d’Intel, sur l’architecture Xe GPU. Il y a maintenant deux façons dont Intel pourrait faire basculer cette conversation – il pourrait s’agir d’une discussion similaire à celle de Raja Koduri à Supercomputing 2019, parlant de certaines des différentes façons dont Xe peut faire SIMD et SIMT, ou cela pourrait être une chance pour l’entreprise d’entrer dans plus de détails sur les configurations et l’infrastructure. Il ne s’agit que d’une conversation de 30 minutes, nous devons donc nous méfier ici – je soupçonne qu’au moins 5 à 10 minutes seront consacrées à OneAPI, ne laissant que peu de temps pour parler du silicium. Comme pour NVIDIA, les utilisateurs à la recherche de détails liés aux graphiques grand public ne trouveront probablement rien de spécifique ici.

Le dernier discours dans une très longue journée est de Microsoft, sur l’architecture du système Xbox Series X. Cela va probablement se concentrer sur la conception de l’infrastructure sur la console, la collaboration avec AMD sur le processeur, peut-être un aperçu des nouvelles fonctionnalités que nous allons trouver dans la console, et comment la puce va piloter les 4 prochaines. 8 ans de jeux sur console. Je suis en fait un peu 50-50 sur cette conférence, car nous avons déjà eu des présentations comme celle-ci lors d’événements (par exemple, le XR de Qualcomm) qui n’a rien dit qui n’a pas déjà été annoncé. Il y a ici le potentiel pour Microsoft de ne rien dire de nouveau, mais j’espère qu’ils entreront dans les détails.

Deuxième jour: le matin

Le deuxième jour commence par une session sur les FPGA et les périphériques reconfigurables

Hot Chips 32 (2020): deuxième jour, session 1
FPGA et périphériques reconfigurables
AnandTech Orateur Compagnie Info
9h00 Ilya Ganusov Intel Génération Agilex de FPGA Intel
9h30 Saheer Ahmad Xilinx Série Xilinx Versal Premium
10h00 Ljubisa Bajic Tenstorrent Neurones vs NAND Gates vs Networks: trouver le bon substrat de calcul pour l’intelligence artificielle

Le premier exposé porte sur la génération Agilex de FPGA Intel. Il s’agit du plus grand silicium 10 nm d’Intel, et bien qu’ils soient sortis depuis un certain temps. La gamme Intel de 14 nm de silicium Stratix évolue des petits aux gros matrices, alors peut-être que nous allons ici avoir un aperçu de la taille d’Agilex, en fonction de la puissance. Nous n’avons vu Agilex-F que sur le marché jusqu’à présent, et nous attendons Agilex-I avec des émetteurs-récepteurs 112G et Agilex-M avec PCIe 5.0 avec prise en charge d’Optane.

Vient ensuite une présentation de Xilinx ou de sa série Versal Premium. Nous ne les avons pas couverts lors de leur première annonce, mais le nouveau Xilinx Versal Premium est la concrétisation de sa vision d’un ACAP – une plate-forme d’accélération de calcul adaptative basée sur un FPGA et du silicium durci qui peut fonctionner via des bibliothèques plutôt que des flux binaires. Les modèles Premium sont les composants de niveau supérieur, avec PCIe 5.0, les émetteurs-récepteurs 112G, les options HBM, les moteurs DSP, les cœurs Ethernet et les moteurs de cryptage haute vitesse. Comme pour la présentation Agilex, nous supposons que cette présentation Hot Chips s’alignera peut-être sur un produit en cours de démonstration.


Versal Premium ACAP

Le dernier discours de la session est de Tenstorrent, sur Neurons vs NAND Gates vs Networks. Cela va probablement être une étude pour trouver lequel de ces éléments sera le bon élément de calcul pour une variété d’applications.

La deuxième session de la journée est consacrée aux réseaux et aux systèmes distribués

Hot Chips 32 (2020): Jour 2, Session 2
Réseaux et systèmes distribués
AnandTech Orateur Compagnie Info
11h00 Anurag Agrawal Intel / Barefoot Tofino2 – Un commutateur Ethernet programmable à 12,9 Tbit / s
11h30 Mike Galles Pensando Architecture des services distribués Pensando
12h00 Justin Song Alibaba Cloud nu-métal multi-locataire haute densité avec extension de mémoire SoC et gestion de l’alimentation
Xiantao Zhang

Je n’ai pas grand-chose à dire ici – la présentation d’Alibaba à la fin sur un SoC cloud nu-métal multi-locataire est susceptible d’être intéressante à regarder.

Deuxième jour: Keynote

Le discours d’ouverture du deuxième jour est de Dan Belov, ingénieur distingué chez Deepmind.

Deepmind est la société qui a créé le programme AlphaGo qui a joué le champion professionnel de go Lee Sedol en 2016, avec un score final de 4-1 en faveur de l’intelligence artificielle. Ce sera probablement une mise à jour de ce qui se passe chez Deepmind (qui appartient maintenant à Alphabet) et de ce qu’ils prévoient pour l’avenir de l’IA. Nous pourrions avoir un aperçu de la façon dont la société travaille avec d’autres départements au sein d’Alphabet – il a été cité que Deepmind a utilisé ses algorithmes pour augmenter l’efficacité du refroidissement dans les centres de données de Google, par exemple.

Deuxième jour: après-midi

L’après-midi de la dernière journée est consacrée au Machine Learning. La première session de l’après-midi sera consacrée à la formation.

Hot Chips 32 (2020): Jour 2, Session 3
Apprentissage automatique, formation
AnandTech Orateur Compagnie Info
14h30 Norman Jouppi Google Les puces de formation de Google révélées:
TPUv2 et TPUv3
15h00 Sean Lie Cerebras Le moteur d’échelle de plaquettes Cerebras de deuxième génération
15h30 Florian Zaruba ETH Zurich Manticore: une architecture de chipset RISC-V à 4096 cœurs pour un calcul à virgule flottante ultra-efficace

Le premier discours est de Google, qui va * enfin * soulever le couvercle de ses puces TPUv2 et TPUv3 utilisées en interne pour entraîner ses algorithmes. Google a initialement dévoilé la conception de TPUv1 lors de Hot Chips 2017, et je pense que cette conférence a été fortement demandée par de nombreux participants au cours des deux dernières années.J’espère donc qu’il est possible d’entrer dans un certain niveau de détails complexes ici .


Lame TPU v3, vue sur Supercomputing 19

Le deuxième exposé de la session est de Cerebras, connu pour avoir créé son moteur Wafer Scale Engine (WSE) pour l’apprentissage automatique. Le fait que Cerebras va déjà parler de sa version de deuxième génération de son WSE est assez impressionnant, étant donné que le discours WSE de première génération n’était que l’année dernière. Si nous avons de la chance, alors le 2Dakota du Nord La génération du WSE sera au même stade que la première génération, et la société entrera dans les détails comme avant.


Les chips Wafer Scale n’ont jamais été aussi savoureuses

L’ultime exposé de la session est de l’ETH Zurich, montrant une architecture de chipset RISC-V à 4096 cœurs pour ML. Le fait que cet exposé indique que «l’architecture» pourrait suggérer qu’ils n’ont pas de silicium à montrer, il sera donc intéressant de voir s’ils le font. De plus, étant donné qu’il s’agit d’un chiplet, je me demande si cela fait partie des efforts de l’industrie pour fournir des interfaces unifiées pour la conception des puces, et à cet égard, pourrait être ajouté à d’autres silicium afin de fournir une accélération.

La dernière session de l’événement est sur l’inférence.

Hot Chips 32 (2020): Jour 2, Session 4
Apprentissage automatique, inférence
AnandTech Orateur Compagnie Info
16h30 Jian Ouyang Baidu Baidu Kunlun – Un processeur d’IA pour des charges de travail diversifiées
17h00 Michael Xu SenseTime STPU: unité de traitement SenseTime
Wenquang Wang
17h30 Carl Ramay Matière lumineuse Photonique sur silicium pour l’accélération de l’intelligence artificielle
18h00 Yang Jiao Alibaba Hanguang 800 NPU – La solution ultime d’inférence de l’IA pour les centres de données

Je peux honnêtement dire que je n’ai pas grand-chose à faire ici. Nous avons entendu parler de Kunlun de Baidu il y a quelques mois en raison d’un communiqué de presse de la société et de Samsung indiquant que le silicium utilisait l’emballage Interposer-Cube 2.5D, ainsi que HBM2, et emballant 260 TOP en 150 W.

La présentation du Hanguang 800 NPU d’Alibaba sera également intéressante, car nous avons vu les résultats soumis à MLPerf en novembre, mais pas beaucoup d’informations sur la puce elle-même.

En résumé

Avec Hot Chips 32 (2020) en ligne seulement cette année, il promet d’être plus accessible que les versions précédentes – un succès cette année permettra à Hot Chips d’offrir des versions en ligne de sa conférence pour ceux qui ne veulent pas y assister en personne . En tant que préférence personnelle, je préfère aller à la conférence – il y a beaucoup de discussions parallèles et de choses qui ne se rencontrent pas toujours uniquement dans les présentations, donc je suis impatient de 2021 où il espère pouvoir profiter en personne présence.

En raison de la nature de la conférence de cette année, le prix de la participation est à son plus bas niveau. Le prix maximum pour tout accompagnateur est de 160 $ ​​pour les non-membres de l’IEEE qui réservent tard et souhaitent accéder aux tutoriels et aux présentations. Réservation aujourd’hui jusqu’au 1er août, le prix de réservation anticipée est de 125 $. (Au cours des années précédentes, il a été de 300 $ et plus en raison du lieu et du déjeuner fournis).

Pour tous ceux qui s’intéressent au fonctionnement de ce silicium, je recommande fortement de participer – non seulement pour aider à financer les événements futurs, mais l’inscription et le paiement des frais vous donnent accès à tous les PDF de toutes les présentations des mois avant leur remise. le public, ainsi qu’un accès précoce aux enregistrements vidéo avant leur mise en ligne.

Je pensais que les Hot Chips de l’année dernière étaient excitants – l’événement de cette année semblera à tout le moins correspondre, sinon aller mieux. Si l’un des présentateurs de la conférence de cette année souhaite entrer en contact avant l’événement et nous faire part de sa présentation à l’avance, avec la possibilité d’un article approprié sur leurs divulgations, veuillez alors nous contacter à ian@anandtech.com.


Ian Cutress (AnandTech), David Schor (wikichip), Charlie Demerjian (SemiAccurate), Paul Alcorn (Tom’s Hardware), Andrei Pelligrini (Arm), Francois Piednoël (Mercedes-Benz AG)

Pris au Hot Chips 31 (2019)