Hier, Samsung Electronics avait annoncé une nouvelle technologie d’emballage de circuits intégrés 3D appelée eXtended-Cube, ou «X-Cube», permettant l’empilement de puces de matrices SRAM au-dessus d’une matrice logique de base via TSV.

Les déploiements TSV actuels dans l’industrie se présentent principalement sous la forme de puces de mémoire empilées sur une puce de contrôleur de mémoire dans des modules de mémoire à bande passante élevée (HBM) qui sont ensuite intégrés à des technologies de conditionnement plus complexes, telles que les interposeurs au silicium, que nous voyons dans les GPU et FPGA haut de gamme d’aujourd’hui, ou via d’autres packages complexes tels que l’EMIB d’Intel.

Le X-Cube de Samsung est assez différent de ces technologies existantes en ce qu’il supprime les interposeurs intermédiaires ou les ponts en silicium et connecte directement une puce empilée au-dessus de la puce logique principale d’une conception.

Samsung a construit une puce de test EUV 7 nm en utilisant cette méthodologie en intégrant une puce SRAM au-dessus d’une puce logique. La puce logique est conçue avec des piliers TSV qui se connectent ensuite à des µ-bosses avec un pas de 30 µm seulement, permettant à la puce SRAM d’être directement connectée à la puce principale sans milieu intermédiaire. La société c’est la première conception de l’industrie avec une technologie de nœud de processus avancée.

Ce n’est pas la première fois que l’entreprise démontre que les TSV de la matrice logique de base se connectent à une matrice empilée au-dessus. En 2013, la société avait présenté des puces Exynos personnalisées utilisant la technologie Widcon, empilant une mémoire DRAM Wide I / O sur la puce logique de base à l’aide de TSV, offrant une solution plus performante et moins puissante que la mémoire PoP traditionnelle. Malheureusement, cette technologie n’a jamais vu le jour dans les appareils grand public car elle n’a probablement jamais été suffisamment rentable pour justifier une production de masse.

Empiler une SRAM plus précieuse au lieu de la DRAM sur la puce logique représenterait probablement une proposition de valeur et un retour sur investissement plus élevés pour les concepteurs de puces, car cela permettrait des empreintes de matrice plus petites pour les matrices logiques de base, avec des structures de cache SRAM plus grandes pouvant résider sur le dé empilé. Une telle puce SRAM permettrait naturellement également une quantité de SRAM beaucoup plus importante, ce qui permettrait des performances plus élevées et une consommation d’énergie moindre pour une puce.

Les supports marketing de Samsung présentent plus d’un dé de SRAM, ce qui indiquerait que X-Cube peut être variable en termes de hauteur de pile. Il est actuellement difficile de savoir si X-Cube sera limité aux matrices SRAM ou s’il s’étendra également à un futur empilement logique sur logique.

Samsung fournit une méthodologie et un flux de conception éprouvés en silicium pour ses nœuds avancés 7 nm et 5 nm, et déclare que X-Cube sera utilisé pour des applications avancées telles que les conceptions mobiles, AR / VR, portables et HPC. La société prévoit également une présentation sur X-Cube à Hot Chips ce dimanche où elle révélera plus de détails sur la technologie.

Lecture connexe: