Cela fait un peu plus d’un an que nous avons couvert les processeurs d’infrastructure OCTEON TX2 de Marvell, et depuis lors, l’écosystème a évolué de manière extrêmement rapide – à la fois au sein de Marvell et à l’extérieur. Aujourd’hui, nous couvrons la nouvelle génération de DPU OCTEON 10, une toute nouvelle famille de SoC, construite sur le nœud de processus 5 nm de TSMC et également pour la première fois avec les nouveaux processeurs Neoverse N2 d’Arm.

Partant d’un peu d’histoire et de nomenclature, Marvell adopte le terme « DPU » pour cette classe de type de puce et d’accélérateur. Les générations précédentes OCTEON TX et OCTEON TX2 étaient déjà des DPU dans tout sauf leur nom, auparavant simplement référencés comme « processeurs d’infrastructure ». Avec la récente popularité croissante du terme dans l’industrie ainsi que le renforcement des solutions concurrentes, il semble que le terme DPU soit désormais une nomenclature largement acceptée pour ce type de conception de puce polyvalente, définie par le fait qu’il s’agit d’une entité qui aide traiter et déplacer les données pendant qu’elles circulent sur le réseau.

En commençant par un aperçu, le nouvel OCTEON 10 présente généralement la même gamme polyvalente de blocs de construction que nous avons vu dans la génération précédente, cette fois mis à niveau vers les nouveaux blocs IP de pointe, et introduisant également de nouvelles fonctionnalités telles que la machine intégrée moteur d’inférence d’apprentissage, nouveaux processeurs en ligne et crypto ainsi que processeurs de paquets vectoriels, tous capables de fonctionner de manière virtualisée.

Il s’agit également de la première conception de silicium TSMC N5P de Marvell, en fait du premier DPU de ce type sur le nouveau processus, et également de la première implémentation Neoverse N2 annoncée publiquement, dotée des dernières capacités d’E/S PCIe 5.0 ainsi que de la prise en charge DDR5.

En commençant par ce que Marvell considère comme un ajout important au DPU, il y a un nouveau moteur ML interne. Marvell avait déclaré que la conception de la propriété intellectuelle avait en fait été créée à l’origine pour un accélérateur d’inférence dédié, et avait en fait été achevée l’année dernière, mais Marvell avait choisi de ne pas la commercialiser en raison du paysage concurrentiel extrêmement encombré. Au lieu de cela, Marvell a choisi d’intégrer l’accélérateur ML dans ses puces OCTEON DPU. Marvell déclare ici que le fait d’avoir l’accélérateur d’inférence sur la même puce de silicium monolithique, directement intégré dans le pipeline de données, est extrêmement important pour obtenir la faible latence pour un traitement à plus haut débit requis pour ce type de cas d’utilisation de flux de données.

Essentiellement, Marvell propose ici une solution concurrente au DPU BlueField-3 de nouvelle génération de Nvidia en termes de capacités de traitement de l’IA bien en avance en termes de génération de produits, car les premières solutions OCTEON 10 devraient être échantillonnées d’ici la fin de cette année tandis que Nvidia prévoyait BF3 arrivera en 2022.

En outre, une nouvelle capacité de la nouvelle famille OCTEON 10 est l’introduction de moteurs de traitement de paquets vectoriels, qui sont capables d’augmenter considérablement le débit de traitement de paquets d’un facteur 5 fois par rapport aux moteurs de traitement scalaire de génération actuelle.

Comme indiqué, la nouvelle famille DPU OCTEON 10 est la première conception de silicium annoncée publiquement avec la toute dernière IP de CPU d’infrastructure Neoverse N2 d’Arm. Nous avions couvert le N2 et son frère HPC V1 il y a quelques mois – en gros, le noyau de nouvelle génération est le premier noyau Armv9 d’Arm et promet d’importants gains IPC de 40% par rapport au noyau N1 actuel vu dans Arm les processeurs de serveur tels que l’Amazon Graviton2 ou l’Ampère Altra.

Pour Marvell, les améliorations de performances sont encore plus importantes car l’entreprise passe de l’ancienne adresse IP de processeur « TX2 » interne de l’entreprise pour le noyau N2, promettant une augmentation massive des performances monothread 3 fois plus élevée. À la fin de l’année dernière, Marvell avait annoncé qu’elle avait arrêté sa propre IP CPU en faveur des cœurs Neoverse d’Arm, et a réitéré aujourd’hui que la société prévoyait de s’en tenir à la feuille de route d’Arm dans un avenir prévisible, une large approbation de la nouvelle IP d’Arm qui vient à un peu en contraste avec d’autres acteurs de l’industrie tels qu’Ampère ou Qualcomm.

Il est important pour les cas d’utilisation de DPU qu’il s’agisse d’un processeur Armv9 qui prend également en charge SVE2, contenant de nouvelles instructions importantes qui aident les capacités de traitement des données et d’apprentissage automatique. Ce serait en fait un grand avantage IP par rapport à la conception BlueField3 DPU de Nvidia qui ne comporte toujours « que » des cœurs Cortex-A78 qui sont Armv8.2+.

Marvell utilise les options de configuration du cache complet pour leurs implémentations N2, ce qui signifie 64 Ko de caches L1I et L1D, ainsi que les 1 Mo complets de L2. L’intégration de la société dans le SoC continue cependant d’utiliser sa propre solution de réseau maillé interne – à un très haut niveau, cela semble toujours similaire en termes de spécifications de base, avec des chemins de données de 256 bits dans le maillage, ainsi qu’un L3 partagé contenant des tranches de cache de 2 Mo, une mise à l’échelle en nombre avec le nombre de noyaux.

En termes d’intégration de commutateur et de débit réseau, Marvell a intégré un commutateur 1 Tb/s avec jusqu’à 16 x MAC 50G – il ne faut cependant pas noter que les capacités ici vont beaucoup varier en fonction de la SKU réelle et de la conception de la puce dans le famille.

En termes de cas d’utilisation, la famille OCTEON 10 couvre un large éventail d’applications allant des unités numériques ou centrales 4G/5G RAN, aux passerelles Front Haul ou encore aux processeurs de déchargement vRAN. Dans le cloud et le datacenter, les solutions peuvent offrir un large éventail de polyvalence en termes de performances de calcul et de débit réseau, tandis que pour les cas d’utilisation en entreprise, la famille offre des fonctionnalités de traitement de paquets et d’accélération de la sécurité profondément intégrées.

Le premier produit et échantillons OCTEON 10 sera basé sur la conception CN106XX avec 24 cœurs N2 et 2 ports 100GbE QSFP56 sur un facteur de forme PCIe 5.0, disponible pour le quatrième trimestre.

En termes de spécifications, Marvell donne un aperçu des différents modèles de la famille OCTEON 10 :

Remarque sur la diapositive : les contrôleurs DDR5 dans ce contexte font référence à des canaux 40 bits (32+8 bits ECC). Marvell déclare également qu’il utilise toujours SPECint2006 en raison de son importance historique par rapport à la génération précédente et aux solutions concurrentes – il publiera des estimations 2017 une fois que le premier silicium sera prêt.

Le CN106XX est la première conception de puce de la famille OCTEON 10, enregistrée et devrait être échantillonnée dans la seconde moitié de cette année. Au-delà de cette première puce, Marvell propose 3 autres conceptions OCTEON 10 sous la forme du CN103XX bas de gamme avec seulement 8 cœurs N2 et des TDP faibles de 10-25W, et deux CN106XXS haut de gamme avec une connectivité réseau améliorée, et enfin le produit phare DPU400 avec jusqu’à 36 cœurs N2 massifs et offrant la quantité maximale de puissance de traitement et de débit de connectivité réseau. Ce qui est très excitant à voir, c’est que même avec les implémentations les plus importantes, le TDP n’atteint que 60 W, ce qui est bien en deçà de l’implémentation phare de la génération actuelle CN98XX Octeon TX2 qui se situe à 80-120 W. Ces pièces supplémentaires n’ont pas encore été enregistrées et devraient être échantillonnées tout au long de 2022.

Marvell déclare qu’il a été le leader du secteur en termes d’expéditions de DPU et qu’il est répandu dans tous les grands déploiements de centres de données. Cette nouvelle génération d’Octeon 10 semble certainement extrêmement agressive d’un point de vue technologique, avec une IP de pointe ainsi que des processus de fabrication, ce qui devrait donner à Marvell un avantage notable en termes de performances et d’efficacité énergétique par rapport à la concurrence sur le marché en évolution rapide des DPU.

Lecture connexe :