Lors du Symposium technologique annuel de TSMC, le fabricant taïwanais de semi-conducteurs a détaillé les caractéristiques de son futur nœud de processus 3 nm et a établi une feuille de route pour les successeurs 5 nm sous la forme de nœuds de processus N5P et N4.

En commençant par le prochain nœud de processus N5 de TSMC qui représente ses 2nd génération de nœud de processus ultraviolet profond (DUV) et ultraviolet extrême (EUV) après le nœud N7 + rarement utilisé (utilisé par le SoC Kirin 990 par exemple). TSMC est en production de masse depuis plusieurs mois maintenant, car nous prévoyons une livraison de silicium aux clients en ce moment avec des produits de consommation expédiés cette année – les SoC de nouvelle génération d’Apple étant les premiers candidats probables pour le nœud.

TSMC détaille que N5 progresse actuellement avec des densités de défauts un quart d’avance sur N7, le nouveau nœud ayant de meilleurs rendements au moment de la production de masse que leurs nœuds majeurs prédécesseurs N7 et N10, avec une densité de défauts prévue qui est censée continuer à s’améliorer. passé les tendances historiques des deux dernières générations.

La fonderie prépare un nouveau nœud N5P basé sur le processus N5 actuel qui étend ses performances et son efficacité énergétique avec un gain de vitesse de 5% et une réduction de puissance de 10%.

Au-delà de N5P, TSMC présente également le nœud N4 qui représente une évolution supplémentaire par rapport au processus N5, en utilisant d’autres couches EUV pour réduire les masques, avec un travail de migration minimal requis par les concepteurs de puces. Nous verrons la production de risque N4 commencer au 4T21 pour une production en volume plus tard en 2022.

La plus grande nouvelle d’aujourd’hui a été la divulgation par TSMC de son prochain grand bond au-delà de la famille de génération de nœuds de processus N5, qui est le nœud N3 3 nm. Nous avons entendu dire que TSMC avait travaillé sur la définition du nœud l’année dernière avec des progrès satisfaisants.

Contrairement au nœud de processus 3 nm de Samsung qui utilise des structures de transistors GAA (Gate-all-around), TSMC va plutôt s’en tenir aux transistors FinFET et s’appuyer sur des «fonctionnalités innovantes» pour leur permettre d’atteindre la mise à l’échelle du nœud complet que N3 promet de apporter.

Améliorations annoncées des PPA des nouvelles technologies de processus
Données annoncées lors des conférences téléphoniques, événements, points de presse et communiqués de presse
TSMC
N7
contre
16FF +
N7
contre
N10
N7P
contre
N7
N7 +
contre
N7
N5
contre
N7
N5P
contre
N5
N3
contre
N5
Puissance -60% <-40% -dix% -dix% -30% -dix% -25-30%
Performance + 30% ? + 7% + 7% + 15% + 5% + 10 à 15%
Zone logique

Réduction %

(Densité)

70%

> 37%

~ 17%

~ 17%

0,55x

-45%

(1,8x)

0,58x

-42%

(1,7x)

Par rapport à son nœud N5, N3 promet d’améliorer les performances de 10 à 15% aux mêmes niveaux de puissance, ou de réduire la puissance de 25 à 30% aux mêmes vitesses de transistor. En outre, TSMC promet une amélioration de la densité de la zone logique de 1,7x, ce qui signifie que nous verrons un facteur de mise à l’échelle de 0,58x entre la logique N5 et N3. Ce rétrécissement agressif ne se traduit pas directement dans toutes les structures, car la densité de la SRAM est révélée comme n’obtenant qu’une amélioration de 20%, ce qui signifierait un facteur de mise à l’échelle de 0,8x, et les structures analogiques encore pire à 1,1x la densité.

Les conceptions de puces modernes sont très lourdes en SRAM avec un rapport de base de 70/30 SRAM sur le rapport logique, donc au niveau de la puce, le rétrécissement attendu de la matrice ne serait que d’environ 26% ou moins.

N3 devrait entrer en production à risque en 2021 et entrer en production en volume au 2S22. Les caractéristiques de processus révélées par TSMC sur N3 suivraient de près les divulgations de Samsung sur 3GAE en termes de puissance et de performances, mais conduiraient plus considérablement en termes de densité.

Nous publierons du contenu plus détaillé du Symposium technologique de TSMC en temps voulu, alors restez à l’écoute pour plus d’informations et de mises à jour.

Lecture connexe: