L’un des principaux champs de bataille des futurs produits semi-conducteurs de pointe sera dans la technologie d’emballage: être capable d’intégrer plusieurs éléments de silicium sur le même boîtier avec une bande passante élevée et des interconnexions de faible puissance sera, selon Intel, un moyen d’étendre le aspects de performance de la loi de Moore dans la prochaine décennie. Intel a trois nouvelles parties dans son portefeuille d’emballages avancés: EMIB, Foveros et ODI. Lors de la journée de l’architecture d’Intel 2020, nous avons appris que la prochaine génération de produits FPGA d’Intel, basée sur le futur processus de fabrication 7 nm d’Intel, intégrera EMIB de sa génération actuelle ainsi que l’empilement 3D Foveros.

EMIB, ou Embedded Multi-Die Interconnect Bridge, est essentiellement un peu de silicium intégré dans un substrat PCB qui permet à une puce de silicium de s’y connecter de manière très dense. Deux bits de silicium peuvent se connecter à un seul EMIB, permettant une interconnexion point à point rapide et à faible puissance. Nous avons vu EMIB utilisé avec Kaby Lake-G, les FPGA Stratix 10 GX 10M, et pour les prochaines variations d’Intel Xe portfolio graphique, comme Ponte Vecchio et Xe-HP. Intel a également publié une version libre de droits d’EMIB, appelée AIB, qui a son propre chemin de mise à niveau de génération en génération pour une utilisation dans l’industrie plus large.

Foveros est la technologie d’empilement «3D» d’Intel qui permet à deux bits de silicium de se connecter l’un sur l’autre, toujours dans une mise en œuvre à bande passante élevée et à faible consommation. Foveros est actuellement utilisé dans le processeur mobile Intel Lakefield et a été annoncé pour de futurs produits tels que Ponte Vecchio. Nous en avons maintenant un autre à ajouter à cette liste: les FPGA.

Il n’y a pas de détail distinct sur ce que les FPGA de prochaine génération auraient, mis à part le processus 7 nm d’Intel et être empilés sur une matrice de base contenant les connexions HBM IO et DDR. Je suppose que l’objectif ici est d’avoir une matrice de base commune pour un certain nombre de tailles de FPGA, puis différentes variantes du FPGA 7 nm pourraient être empilées sur le dessus en fonction des besoins du client, ou en fonction de la productisation peut-être en raison du rendement ou du coût ou autre. . Techniquement, Intel appelle tout produit avec à la fois EMIB et Foveros un produit «Co-EMIB», et cela relève de cette dénomination. L’un des nouveaux éléments auxquels les FPGA 7 nm auront accès est un nouveau module émetteur-récepteur 224G PAM4, qu’Intel est actuellement en train de régler et de valider.

On ne sait pas exactement quand ces nouveaux FPGA 7 nm seront lancés – les propres diapositives d’Intel montrent une feuille de route où les FPGA Agilex 10 nm actuels sont les principaux produits pour 2021/2022, nous envisageons donc peut-être 2023 ou plus pour ces conceptions. Ils sont suffisamment éloignés pour qu’Intel ne les ait pas sur la feuille de route suivante:

Un mot sur ODI, ou interconnexion omnidirectionnelle. Lorsqu’une puce est construite avec Foveros, la puce de calcul haute puissance doit souvent être au sommet pour des raisons thermiques, mais la puissance de cette puce de calcul doit traverser la puce de base pour atteindre celle de calcul. Cela signifie également que les puces du haut sont plus petites que celles du dessous. ODI résout ce problème en permettant à la puce supérieure de «pendre» par-dessus le bord, en porte-à-faux, de sorte que les connexions d’alimentation du substrat de base puissent monter directement vers la puce de calcul. S’il y a suffisamment de connexions d’alimentation, ces connexions peuvent également être des connexions de données à bande passante élevée. Cela a ajouté des avantages en termes d’intégrité du signal, mais également des complications supplémentaires dans la fabrication et la disposition.

Nous nous attendons à ce que l’ODI soit davantage utilisé dans l’espace des petites puces d’abord, peut-être dans les générations futures de conceptions de type «Lakefield», plutôt que dans les FPGA.

Lecture connexe: