Cette semaine, Intel a organisé son événement annuel Architecture Day pour une presse et des partenaires sélectionnés. Comme pour les itérations précédentes, la société a divulgué des détails sur ses architectures de prochaine génération qui devraient arriver sur le marché au cours des douze prochains mois. Intel a promis la sortie de sa famille de processeurs grand public et mobiles de nouvelle génération, Alder Lake, pour la fin de l’année et aujourd’hui, la société partage un bon nombre de détails sur la conception holistique des puces ainsi que quelques bonnes détail sur les microarchitectures qui forment cette conception hybride : Golden Cove et Gracemont. Voici notre analyse de la divulgation d’Intel.

Lac d’Aulne : Intel 12e Noyau de génération

Comme mentionné dans les annonces précédentes, Intel lancera sa famille de processeurs Alder Lake sur les plates-formes de bureau et mobiles sous le nom d’Intel 12e Processeurs Gen Core avec technologie hybride plus tard cette année. Il s’agit de l’architecture hybride de deuxième génération d’Intel basée sur la technologie des nœuds de processus Intel 7. La conception hybride suit les conceptions Intel Lakefield pour les petits ordinateurs portables lancées l’année dernière. La nature d’une conception hybride dans la nomenclature Intel implique d’avoir une série de cœurs « Performance » élevés associés à un certain nombre de cœurs « Efficacité élevée ». Intel a simplifié cela dans la terminologie P-core et E-core.

Pour Alder Lake, les conceptions de processeurs comportent des cœurs Performance basés sur une nouvelle microarchitecture Golden Cove et des cœurs Efficiency basés sur une nouvelle architecture Gracemont. Nous couvrirons les deux au cours de cet article, mais l’idée est que le P-core est préférentiel pour les tâches mono-thread qui nécessitent une faible latence, et le E-core est meilleur dans les scénarios à puissance limitée ou multi-thread. Chaque SoC d’Alder Lake contiendra physiquement les deux, mais Intel n’a pas encore divulgué les configurations du produit de l’utilisateur final.

Chacun des noyaux P a le potentiel d’offrir le multithreading, tandis que les noyaux E sont un thread par noyau. Cela signifie qu’il y aura trois conceptions physiques basées sur Alder Lake :

  • 8 P-core + 8 E-core (8C8c/24T) pour ordinateur de bureau sur un nouveau socket LGA1700
  • 6 P-core + 8 E-core (6C8c/20T) pour les conceptions UP3 mobiles
  • 2 noyaux P + 8 noyaux électroniques (2C8c/12T) pour les conceptions mobiles UP4

Intel met généralement en évidence les conceptions mobiles UP4 pour les installations à très faible consommation, jusqu’à 9 W, tandis que UP3 peut couvrir n’importe quoi de 12 W à 35 W (ou peut-être plus), mais lorsqu’on lui a posé des questions sur les budgets d’alimentation de ces processeurs, Intel a déclaré que plus de détails suivra lorsque les annonces de produits seront faites. Intel a confirmé que la puissance client la plus élevée, vraisemblablement sur le processeur de bureau, sera de 125 W.

Au cours de nos discussions, nous avons mis en évidence la manière dont Intel a conçu Alder Lake en matière de modularité. À partir d’une gamme d’options de composants de base, la société a mélangé et assorti ce qu’elle considérait être la meilleure combinaison de pièces pour chaque marché.

Ici, il montre que quatre E-cores occupent le même espace physique qu’un P-core, mais aussi que le matériel de bureau aura au maximum 32 EU (unités d’exécution) pour les graphiques Xe-LP (identiques à la génération précédente), tandis que les deux processeurs mobiles offriront 96 UE physiques qui peuvent être désactivées en fonction de l’élément de ligne spécifique dans la pile de produits.

Les trois processeurs seront dotés de la prochaine génération d’accélérateur neuronal gaussien (GNA 3.0) d’Intel pour les tâches mineures d’IA à faible consommation, d’un moteur d’affichage et d’un certain niveau de PCIe, mais le processeur de bureau en aura plus. Seuls les processeurs mobiles obtiendront une unité de traitement d’image (IPU) et Thunderbolt 4 (TBT), et ici le gros processeur mobile UP3 aura quatre ports Thunderbolt tandis que le plus petit UP4 n’en aura que deux. Le processeur de bureau n’aura aucune connectivité Thunderbolt native.

Un peu plus d’informations sur Desktop Processor IO et Interconnect

Nous aborderons un peu plus en détail les conceptions de base plus loin dans cet article, mais Intel a présenté certaines des informations sur le processeur de bureau. Il a confirmé explicitement qu’il y aurait 16 cœurs au total et 24 threads, avec jusqu’à 30 Mo de cache de dernier niveau/L3 non inclus.

Contrairement aux précédentes itérations des processeurs Intel, le processeur de bureau prendra en charge toutes les normes modernes : DDR5 à 4800 MT/s, DDR4-3200, LPDDR5-5200 et LPDDR4X-4266. Parallèlement à cela, le processeur permettra une mise à l’échelle dynamique tension-fréquence (alias turbo) et offrira une prise en charge améliorée de l’overclocking. Ce que signifie exactement ce dernier élément, nous ne savons pas exactement à ce stade.

Intel a confirmé qu’il y aura ne pas être des conceptions de cœur distinctes avec une prise en charge de la mémoire différente – tous les processeurs de bureau auront un contrôleur de mémoire qui peut faire les quatre normes. Cela signifie que nous pouvons voir des cartes mères avec LPDDR5 ou LPDDR4X intégré plutôt que des emplacements mémoire si un fournisseur souhaite utiliser la mémoire LP, probablement dans des conceptions intégrées à petit facteur de forme, mais je ne le ferais pas passer devant quelqu’un comme ASRock pour offrir une carte mini-ITX avec LPDDR5 intégré. Il n’a pas été révélé quelles architectures de mémoire les processeurs mobiles prendront en charge, bien que nous nous attendions à une prise en charge presque identique.

Du côté PCIe, le processeur de bureau d’Alder Lake prendra en charge 20 voies PCIe, réparties entre PCIe 4.0 et PCIe 5.0.

Le processeur de bureau aura seize voies PCIe 5.0, qui devraient être divisées en x16 pour les graphiques ou en x8 pour les graphiques et x4/x4 pour le stockage. Cela permettra une bande passante complète de 64 Go/s. Au-delà de cela, il y a quatre autres voies PCIe 4.0 pour plus de stockage. À mesure que les disques PCIe 5.0 NVMe arrivent sur le marché, les utilisateurs devront peut-être décider s’ils souhaitent ou non le PCIe 5.0 complet sur la carte graphique discrète.

Intel a également fait savoir que le meilleur chipset pour Alder Lake sur ordinateur de bureau prend désormais en charge 12 voies de PCIe 4.0 et 16 voies de PCIe 3.0. Cela permettra à des périphériques PCIe 4.0 supplémentaires d’utiliser le chipset, réduisant le nombre de voies nécessaires pour des éléments tels que des contrôleurs Ethernet 10 gigabits ou tout ce qui est un peu plus épicé. Si vous avez déjà pensé que votre contrôleur RVB pourrait utiliser plus de bande passante, Intel se fera un plaisir de vous le fournir.

Intel n’a pas divulgué la connectivité de la bande passante entre le processeur et le chipset, bien que nous pensons qu’elle est au moins équivalente à PCIe 4.0 x4, voire supérieure.

Le processeur Alder Lake conserve l’anneau à double bande passante que nous avons vu implémenté dans Tiger Lake, permettant une bande passante de 1000 Go/s. Nous avons appris en demandant à Intel dans notre Q&A que cet anneau est entièrement activé, que les cœurs P ou E-core soient utilisés – Intel peut désactiver l’un des deux anneaux lorsque moins de bande passante est nécessaire, ce qui permettrait d’économiser de l’énergie, quelle que soit la base. lors des tests précédents, cet anneau unique pourrait finir par consommer une puissance substantielle par rapport aux noyaux électroniques en fonctionnement à faible puissance. (Cela peut également être vrai dans les processeurs mobiles, ce qui aurait des effets sur la durée de vie de la batterie mobile.)

Les 64 Go/s de matrice d’E/S sont conformes aux nombres PCIe 5.0 x16 que nous avons vus ci-dessus, mais les 204 Go/s de bande passante de la matrice mémoire sont un nombre déroutant. Alder Lake dispose d’un bus mémoire 128 bits, qui permet 4x canaux DDR5 32 bits (DDR5 a deux canaux 32 bits par module, donc 2 modules encore), cependant pour atteindre 204 Go/s dans cette configuration nécessite DDR5 -12750; Intel n’a évalué le processeur qu’à DDR5-4800, moins de la moitié, donc on ne sait pas d’où vient ce nombre de 204 Go/s. À titre de perspective, Ice Lake d’Intel fait 204,8 Go/s, et c’est une plate-forme de serveur haute puissance avec 8 canaux de DDR4-3200.

Cette dernière diapositive mentionne TB4 et Wi-Fi 6E, mais comme avec les processeurs de bureau précédents, ceux-ci sont dérivés de contrôleurs attachés au chipset, et non dans le silicium lui-même. Les processeurs mobiles auront TBT intégré, mais pas le processeur de bureau.

Cette diapositive mentionne également Intel Thread Director, que nous souhaitons aborder à la page suivante avant de passer à l’analyse de la microarchitecture.