L’un des principaux moteurs de l’augmentation de la capacité du stockage de nouvelle génération a été d’augmenter le nombre de bits pouvant être stockés par cellule. Le saut facile d’un à deux bits par cellule donne une augmentation directe de 100%, en échange d’un plus grand contrôle nécessaire pour lire/écrire le bit, mais limite également l’endurance de la cellule. Nous avons vu la commercialisation du stockage jusqu’à quatre bits par cellule, et parlons de cinq. Une entreprise japonaise est maintenant prête à commencer à parler de sa nouvelle solution 7 bits par cellule.


Image reproduite avec l’aimable autorisation de Plextor, jusqu’à 4 bits par cellule

Passer d’un à deux bits par cellule permet de doubler facilement la capacité, et passer à trois bits par cellule ne représente qu’une augmentation supplémentaire de 50 %. Au fur et à mesure que plus de bits sont ajoutés, la valeur de l’ajout de ces bits diminue, mais le coût de l’équipement pour contrôler la lecture et l’écriture augmente de façon exponentielle. Il doit y avoir un équilibre moyen entre le nombre de bits par cellule qui a un sens économique et le coût de l’électronique de commande à mettre en œuvre pour activer ces bits.

  • 1 bit par cellule nécessite la détection de 2 niveaux de tension, capacité de base
  • 2 bits par cellule nécessite la détection de 4 niveaux de tension, +100% de capacité
  • 3 bits par cellule nécessite la détection de 8 niveaux de tension, + 50 % de capacité
  • 4 bits par cellule nécessite la détection de 16 niveaux de tension, +33% de capacité
  • 5 bits par cellule nécessitent la détection de 32 niveaux de tension, +25 % de capacité
  • 6 bits par cellule nécessite la détection de 64 niveaux de tension, + 20 % de capacité
  • 7 bits par cellule nécessitent la détection de 128 niveaux de tension, +16,7% de capacité

De plus, plus il y a de bits par cellule, plus l’endurance est faible – la variation de tension lorsque vous stockez de nombreux bits n’a qu’à dériver légèrement pour obtenir le mauvais résultat, et donc des lectures/écritures répétées sur une cellule de haute capacité feront dériver cette tension. jusqu’à ce que la cellule soit inutilisable. À l’heure actuelle, le marché semble satisfait avec trois bits par cellule (3 bpc) pour les performances et quatre bits par cellule (4 bpc) pour la capacité, avec quelques conceptions à 2 bpc pour une endurance à plus long terme. Certains des principaux fournisseurs ont travaillé sur un stockage 5bpc, bien que la faible endurance puisse rendre la technologie uniquement bonne pour WORM – écrivez une fois, lisez plusieurs, qui est un acronyme courant pour l’équivalent de quelque chose comme un CD à l’ancienne ou non. DVD réinscriptible.

Floadia Corp., une startup japonaise de la série C, a publié un communiqué de presse cette semaine pour déclarer qu’elle a développé une technologie de stockage capable de sept bits par cellule (7 bpc). Encore au stade de prototype, cette puce flash 7bpc, probablement dans un scénario WORM, a une durée de conservation effective de 10 ans pour les données à 150C. La société affirme qu’une cellule de mémoire moderne standard avec ce niveau de contrôle ne serait capable de vendre les données au détail que pendant environ 100 secondes. Le secret de la conception réside donc dans un nouveau type de cellule flash qu’ils ont développé.

La cellule SONOS utilise une conception de piège à charge distribuée reposant sur une disposition Silicium-Oxide-Nitride-Oxide-Silicium, et la société pointe vers un film de nitrure de silicium efficace au milieu où les charges sont piégées pour permettre une rétention élevée. Dans les cycles de programmation et d’effacement de tension simples, la société présente plus de 100 000 cycles avec une dérive de tension très faible. Les couches d’oxyde-nitrure-oxyde reposent sur SiO2 et Si3N4, ce dernier étant réputé être facile à fabriquer. Cela permet à une cellule SONOS non volatile d’être utilisée dans des conceptions NV-SRAM ou embarquées, telles que des microcontrôleurs.

C’est en fait ce dernier point qui signifie que nous sommes loin de voir cela dans le flash NAND moderne. Floadia s’associe actuellement à des entreprises comme Toshiba pour implémenter la cellule SONOS dans une variété de microcontrôleurs, plutôt que de grands déploiements flash NAND, au nœud de processus de 40 nm en tant qu’IP flash intégré avec des propriétés de calcul en mémoire. Ceux-ci ne sont pas encore à 7 bits par cellule, à l’effet que la société fait la promotion que deux cellules peuvent stocker jusqu’à 8 bits de poids de réseau pour l’inférence d’apprentissage automatique – lorsque nous arrivons à 8 bits par cellule, alors il pourrait être plus applicable. La conservation des données cellulaires pendant 10 ans est là où cela devient intéressant, car les plates-formes intégrées utiliseront des algorithmes avec des poids fixes pendant toute la durée de vie du produit, à l’exception peut-être de la rare mise à jour. Même avec une longévité accrue, Floadia n’entre pas dans les détails concernant la cyclabilité à 7bpc pour le moment.

Une augmentation du flash NAND moderne de 3bpc à 6bpc permettrait une double augmentation de la densité, mais des cellules plus grandes seraient nécessaires, ce qui annulerait les avantages. Il y a aussi l’aspect performance si le développement de >4bpc parvenait un jour aux consommateurs, qui n’a pas été abordé.

Ce sera une technologie intéressante à suivre.

Source : Communiqué de presse de Flodia