JEDEC et le sous-comité JC-42.6 pour les mémoires à faible consommation ont annoncé la publication de la nouvelle norme JESD209-5B qui inclut désormais des améliorations à LPDDR5, ainsi qu’une extension de la norme sous la forme du nouveau LPDDR5X.

La nouvelle norme LPDDR5X est une étape évolutive par rapport à LPDDR5, augmentant encore les débits de données possibles de 33% de 6400Mbps à 8533Mbps.

L’industrie était passée pour la première fois à la norme de mémoire LPDDR5 en 2020, avec les SoC et les modules de mémoire de première génération fonctionnant à une vitesse de 5500 Mbps qui avaient obtenu une mise à niveau à des vitesses de 6400 Mbps dans les récents appareils phares 2021.

À mesure que les fournisseurs d’IP et les fabricants de DRAM ont fait mûrir leurs produits LPDDR5, il est de plus en plus nécessaire de rechercher d’autres mises à jour de la norme LPDDR5, car nous avons essentiellement atteint les débits de données maximum de la norme dans les implémentations de la génération actuelle.

Générations LPDDR
LPDDR3 LPDDR4 LPDDR4X LPDDR5 LPDDR5X
Densité maximale 32 Gbits 64 Gbits 32 Gbits
Débit de données maximal 2133Mbps 4266Mbps 6400Mbps 8533Mbps
Canaux 1 2 1
Largeur x32 x32 (2x x16) x16
Banques
(Par canal)
8 8 8-16 16
Groupement bancaire Non Non Oui
Prélecture 8n 16n 16n
Tension 1.2v 1.1v Variable
(Max 1.1v)
Vddq 1.2v 1.1v 0.6v 0.6v

Bien que nous n’ayons actuellement pas accès à la documentation officielle pour détailler les changements exacts, en février, Cadence avait écrit plus en détail sur les nouvelles améliorations de LP5X par rapport à LP5 :

  • À Améliorer les performances de LECTURE SI dans le système à double rang à des vitesses élevées que les périphériques Lpddr5X prennent en charge, un comportement NT-ODT unifié a été défini. NT-ODT unifié est une exigence pour tous les appareils LPDDR5X
  • À prend en charge des débits de données élevés pour Lpddr5X, nous avons besoin d’un moyen de compenser la perte de transmission. Ceci a été réalisé en définissant la fonction de préaccentuation. Les périphériques Lpddr5X ont une préaccentuation ascendante ou descendante pour chacune des programmations de voies d’octets inférieurs/supérieurs.
  • Formation sur l’étalonnage du décalage Rx – La SDRAM LPDDR5X fournit une formation sur l’étalonnage de l’offset pour ajuster l’offset DQ Rx et une formation sur l’étalonnage de l’offset est recommandée pour chaque séquence d’entraînement à la mise sous tension et à l’initialisation pour faire face au changement des conditions de fonctionnement de la SDRAM
  • Latences étendues – Les périphériques SDRAM LPDDR5X prennent en charge les valeurs de latence étendues en lecture, écriture, nWR, ODTLon et ODTLoff pour tenir compte du nombre de cycles plus long nécessaire pour accéder aux données de la matrice mémoire. Les paramètres WCK2CK Sync AC sont également étendus.
  • Les périphériques SDRAM LPDDR5X prennent en charge l’égalisation de rétroaction de décision contrôlée par broche : DFE. Cela inclut les nouveaux registres de mode 70/71/72/73/74.
  • Nouvelle LPDDR5X SDRAM Spécifique à l’appareil Horloge AC Synchronisations pour 937,5/1066,5 MHz et synchronisations d’horloge d’écriture CA pour 3750/4266,5 MHz.
  • Nouveau registre de mode des champs ou des conditions supplémentaires sur l’utilisation de champs existants ont été ajoutés à plusieurs registres de mode pour les appareils LPDDR5X. Certains des exemples de MR modifié sont MR0, MR1, MR2, MR13, MR15, MR41, MR58, MR69, etc.
  • Périphériques SDRAM LPDDR5X ne prend pas en charge le mode 8 banques des opérations. Le mode 8 Bank n’offre pas l’avantage architectural d’un plus grand nombre de ressources d’entrelacement de banque et de synchronisations de fonctionnement de base à grande vitesse que les modes 16B et BG. Il est particulièrement limité pour la prise en charge des périphériques LPDDR5X à grande vitesse, ce qui conduit JEDEC à abandonner la prise en charge du mode 8 banques pour LPDDR5X.

En bref, la nouvelle norme couvre des ajustements plus profonds de l’architecture et du mode de fonctionnement de la norme de mémoire pour atteindre des débits de données plus élevés.

Pour les éventuels SoC mobiles utilisant une mémoire de 8533 Mbps, la bande passante disponible théorique maximale passerait de 51,2 Go/s à 68,26 Go/s, permettant aux futures conceptions d’augmenter encore les performances du processeur et du processeur graphique. Il est à noter que nous n’avons pas beaucoup entendu parler des améliorations de l’efficacité énergétique de la nouvelle norme LP5X, donc je suppose que nous compterons sur les fournisseurs de DRAM pour améliorer l’efficacité énergétique via des nœuds de fabrication plus avancés pour maintenir la consommation totale d’énergie à l’intérieur de appareils sous contrôle.

J’estime que nous verrons LPDDR5X dans les futurs SoC fin 2022 ou 2023.

Lecture connexe :