Cette année, lors de la conférence internationale VLSI, le directeur technique d’Intel, Mike Mayberry, a fait l’une des présentations plénières, intitulée cette année «L’avenir du calcul». Au cours de la présentation, un certain nombre de nouvelles technologies de fabrication ont été discutées, y compris le passage du FinFET aux structures Gate-All-Around, ou même aux structures nano-feuilles 2D, avant de éventuellement quitter le CMOS. Dans le Q & A à la fin de la présentation, le Dr Mayberry a déclaré qu’il s’attend à ce que les transistors à nanofils soient en production à haut volume d’ici cinq ans, mettant une marque très distinctive dans le sable pour Intel et d’autres à atteindre.

Les transistors à ailettes, tels qu’introduits par Intel à «22 nm» et tout le monde à «16 nm», étaient un moyen de faire évoluer le courant de commande au-delà d’un transistor plan, une mesure clé pour permettre à la fois la densité et la logique hautes performances. Intel est actuellement sur sa conception FinFET multi-génération, chaque génération augmentant la hauteur des ailettes afin d’aider à booster les métriques clés. Cependant, comme pour les transistors plans, il existe une limite quelque part entre une limite naturelle et une limite de fabrication où un autre changement dans la conception du transistor est nécessaire. Dans ce cas, les conceptions Gate-All-Around, qui sont en recherche et développement depuis plus d’une décennie ou plus, ou nécessaires.


De Samsung

Il existe un certain nombre de noms différents pour les conceptions Gate-All-Around (GAA). L’implémentation GAA ressemble essentiellement à une ailette de transistor en vol stationnaire, qui peut être soit vraiment petite (nanofil) ou plus large (nanofeuille), avec plusieurs fils ou feuilles empilés augmentant la largeur effective du transistor lorsqu’il s’agit de piloter les mesures de courant. FinFET, pour la plupart des entreprises de fonderie, devrait se croiser avec le nœud «3 nm», qui devrait offrir une densité similaire au «nœud 5 nm» d’Intel.

L’un des principaux avantages de ces transistors GAA est que le transistor peut être spécifiquement adapté aux exigences opérationnelles. Un transistor typique avec un FinFET peut nécessiter une hauteur de cellule de 6-7 ailettes discrètes, et donc le courant d’attaque est fonction du nombre d’ailettes. Avec une conception de type GAA, mettant non seulement en œuvre l’empilage mais également la largeur de la feuille, le courant d’entraînement est maintenant un spectre continu, ce qui devrait permettre des économies d’espace et des économies d’énergie au niveau du silicium. Alors que les FinFET n’ont qu’un seul point de conception puissance / fréquence dans une conception de nœud de processus pour un nombre d’ailettes donné, GAA permet une échelle continue dans la conception des transistors.


De Samsung

Samsung a déjà annoncé son intention de fournir des transistors GAA dans son processus de fabrication au stade où il atteint un nœud de processus «3 nm». En mai 2019, la société a publié un communiqué de presse dans le cadre de son forum sur la fonderie selon lequel la première version bêta du PDK, v0.1, était prête pour que ses clients fondeurs commencent à expérimenter. À l’époque, Samsung s’attendait à ce que les premiers essais de son processus 3GAE se déroulent en 2020, avec une production à risque à la fin de 2020 et une fabrication en volume à la fin de 2021.

Au cours des colloques VLSI 2020 sur la technologie et les circuits, le directeur technique d’Intel et le directeur général d’Intel Labs, le Dr Mike Mayberry a prononcé l’une des conférences plénières sur «L’avenir du calcul». Dans la présentation détaillée, le Dr Mayberry a traité en détail de la façon dont le calcul imprègne tous les niveaux, du périphérique à la périphérie en passant par le centre de données, et comment la demande de faible latence et de hautes performances sont des éléments clés qui conduisent à ce changement. Cela s’accompagne d’un certain nombre d’options et d’opportunités de conception, mais également de la complexité, du coût et des barrières de calcul. L’une des exigences pour conduire des changements de paradigme est le changement au niveau de la fabrication, allant au-delà de la technologie FinFET, lorsque nous nous attendons à ce que chaque fonderie majeure à la pointe commence à introduire la technologie GAA. Le Dr Mayberry a couvert les architectures spécifiques au domaine, la gestion de la mémoire et de l’alimentation, la sécurité, la complexité du système, l’auto-assemblage dirigé, l’empilement de transistors 3D, l’intégration et le conditionnement hétérogènes, ainsi que le dépassement des paradigmes informatiques standard ou même du CMOS pour continuer à pousser les deux. les limites du calcul mais aussi l’omniprésence du calcul.

Il y avait quelques diapositives qui pourraient valoir la peine d’être couvertes dans un futur article, ainsi que quelques-unes des questions et réponses, mais c’est sur cette question que le Dr Mayberry a dit un point qui mérite d’être signalé.

Q: Pouvez-vous nous donner le calendrier pour l’introduction de la technologie de traitement des nanorubans / nanofils dans la production à haut volume?

R: Ce n’est pas un discours sur la feuille de route, donc je serai vague et je dirai dans les cinq prochaines années.

Voici notre vidéo coupée de la discussion:

Il est difficile de ne pas donner d’indices sur les feuilles de route et les calendriers lorsque vous indiquez quand une technologie donnée sera prête, donc malgré le fait que le Dr Mayberry déclare qu’il serait vague, cela nous aide en quelque sorte à affiner certains des plans d’Intel.

Il convient de noter que ni la question ni le Dr Mayberry n’ont dit qu’il s’agissait d’un calendrier prévu pour la mise en œuvre d’Intel, et il aurait pu parler davantage des concurrents d’Intel. Cependant, dans ce genre de discussions, discuter de la concurrence est souvent mal vu en interne, c’est pourquoi nous avons l’impression que cela était davantage axé sur la capacité d’Intel à produire du GAA que quiconque.

Compte tenu de ce que nous savons de la chronologie d’Intel, nous avons cette diapositive d’Intel, présentée en septembre 2019 lors de la conférence SPIE:

Pour 2021, Intel prépare 10 +++ ainsi qu’un nouveau nœud de processus (7 nm), et nous savons que c’est le cas étant donné qu’Intel a un contrat avec le supercalculateur Aurora pour Argonne, qui devrait avoir le nouveau Ponte d’Intel Accélérateur Vecchio HPC à l’intérieur, qui est en partie construit sur 7 nm. Ce système doit être livré en 2021, ou au moins Intel doit atteindre un certain nombre de jalons minimum pour ce système en 2021, donc nous pourrions voir les premiers inklings de 7 nm à ce moment-là. La diapositive ci-dessus indique également 7 nm sur EUV.

En supposant que tout se passe comme prévu, nous avons 2022 avec 7+, puis 2023 avec 7 ++ et un autre nouveau nœud de processus, censé être 5 nm. Cela devrait être le point d’inflexion avec les 3 nm de TSMC en termes de densité, ce qui pourrait suggérer que c’est là que la technologie GAA est susceptible d’être.

Au-delà de cela, 2024 est 5+, puis 2025 est 5 ++ et 3 nm. Si j’étais un homme de paris, et je prédis que la chronologie d’Intel sur cinq ans pourrait glisser la meilleure partie de 6 à 12 mois, alors 2025 pourrait encore être dans l’ère 5 nm / 5+. Donc, avec le Dr Mayberry disant que dans 5 ans pour un volume élevé, l’argent intelligent serait GAA à 5 nm, en 2023-2024.

Ce fut l’une des dernières diapositives de la présentation, montrant où Intel se tournera au cours des 15 prochaines années. Quantum est tellement loin de la portée de tout ce que fait Intel, le Dr Mayberry l’a dit si loin à ce stade. Cependant, Intel fait des pas vers le Deep Learning, Graph Analytics et Neuromorophic compute.

Lecture connexe:

  • Samsung annonce le PDK MBCFET GAA 3 nm, version 0.1
  • Feuille de route de fabrication d’Intel de 2019 à 2029: portage arrière, 7 nm, 5 nm, 3 nm, 2 nm et 1,4 nm
  • Dixième anniversaire du Core 2 Duo et Conroe: la loi de Moore est morte, vive la loi de Moore
  • Samsung démarre la production de masse à la V1: un Fab EUV dédié pour les nœuds 7nm, 6nm, 5nm, 4nm, 3nm
  • Analyse de la divulgation graphique discrète Xe-HPC d’Intel: Ponte Vecchio, Rambo Cache et Gelato
  • Intel 2021 Exascale Vision dans Aurora: deux processeurs Sapphire Rapids avec six GPU Ponte Vecchio
  • Intel’s Xe pour HPC: Ponte Vecchio avec Chiplets, EMIB et Foveros sur 7 nm, à venir en 2021