Un cadre qui visite diverses divisions de recherche à travers le monde n’est pas nécessairement nouveau, mais en mettant l’accent sur les médias sociaux pour conduire des personnes nommées dans chaque entreprise à garder leurs abonnés assis sur le bord de leur siège, cela signifie que nous obtenons beaucoup plus d’informations sur la façon dont ces les entreprises opèrent. L’inconvénient de la publication sur les réseaux sociaux est que certaines images exposant des informations non publiées ne sont pas vérifiées par les relations publiques ou juridiques, et nous avons un aperçu de la prochaine génération de technologie. C’est ce qui s’est passé aujourd’hui.

Le vice-président exécutif et directeur général du groupe informatique client d’Intel, Gregory Bryant, passe cette semaine dans les installations de R&D d’Intel en Israël lors de son premier voyage à l’étranger avec Intel en 2021. Un premier article dimanche matin, présentant le voyage de Bryant au gymnase pour surmonter le décalage horaire, a été suivi d’un autre plus tard dans la journée, Bryant se voyant montrer les bureaux et les recherches. Le message contenait quatre photos, mais a été rapidement supprimé et remplacé par une photo avec trois (dans le tweet ci-dessus). La photo supprimée présente de nouvelles informations sur la technologie Thunderbolt de nouvelle génération.

Dans cette image, nous pouvons voir une affiche sur le mur présentant ‘Technologie PHY 80G‘, ce qui signifie qu’Intel travaille sur une couche physique (PHY) pour les connexions 80 Gbps. Au départ, c’est le double de la bande passante de Thunderbolt 4, qui fonctionne à 40 Gbps.

La deuxième ligne confirme qu’il s’agit de ‘L’USB 80G est destiné à prendre en charge l’écosystème USB-C existant‘, qui fait suite au fait qu’Intel vise à maintenir le connecteur USB-C mais à doubler la bande passante effective.

La troisième ligne est en fait là où cela devient techniquement intéressant. ‘Le PHY sera basé sur la nouvelle technologie de modulation PAM-3‘. Il s’agit de la façon dont les 0 et les 1 sont transmis – traditionnellement, nous parlons d’encodage NRZ, qui permet simplement de transmettre un 0 ou un 1, ou un seul bit. La progression naturelle est un schéma permettant de transférer deux bits, et cela s’appelle PAM-4 (Pulse Amplitude Modulation), le 4 étant la démarcation pour combien de variantes différentes deux bits pourraient être vus (soit 00, 01, 10 , ou 11). PAM-4, à la même fréquence, a donc 2x la bande passante d’une connexion NRZ.

Et alors dans PAM-3 ?


De Teledyne LaCroy sur YouTube

PAM-3 est une technologie où la ligne de données peut porter un -1, un 0 ou un +1. Le système combine en fait deux transmissions PAM-3 en un signal de données à 3 bits, tel que 000 est un -1 suivi d’un -1. Cela devient complexe, voici donc un tableau :

Encodage PAM-3
AnandTech Transmettre
1
Transmettre
2
000 -1 -1
001 -1 0
010 -1 1
011 0 -1
100 0 1
101 1 -1
110 1 0
111 1 1
Inutilisé 0 0

Lorsque nous comparons NRZ à PAM-3 et PAM-4, nous pouvons voir que le taux de transfert de données pour PAM-3 se situe au milieu de NRZ et PAM-4. La raison pour laquelle PAM-3 est utilisé dans ce cas est d’obtenir cette bande passante plus élevée sans les limitations supplémentaires dont PAM-4 a besoin pour être activé.

NRZ contre PAM-3 contre PAM4
AnandTech Morceaux Cycles Bits par
Cycle
NRZ 1 1 1
PAM-3 3 2 1.5
PAM-4 2 1 2

PAM-3 a des limitations similaires à NRZ.

La dernière ligne de cette image est ‘[something] La puce de test N6 axée sur la nouvelle technologie PHY fonctionne dans [the lab and] montrant des résultats prometteurs‘. Ce premier mot que j’ai pensé était TSMC, mais il doit être à peu près de la même largeur que le « The » sur la ligne ci-dessus. Il ne semble donc pas que je sois là, mais N6 est un nœud TSMC.

L’objectif d’Intel avec Thunderbolt sera à la fois d’augmenter la bande passante, la puissance et l’utilité, mais il semble également qu’à l’heure actuelle, le maintenir à la norme USB-C sera un élément essentiel pour garder la technologie utile pour les utilisateurs qui peuvent se rabattre sur connexions USB-C standard. À l’heure actuelle, le TB4 d’Intel est un sur-ensemble qui inclut l’USB4, nous pourrions donc voir une autre situation dans laquelle TB5 est également prêt à être un sur-ensemble d’USB5, mais il semble que les normes USB soient plus lentes à déployer que les normes TB en ce moment.

Un merci spécial à David Schor de WikiChip pour l’astuce.

Lecture connexe