14 h 04 HAE – La discussion finale de cette session est IBM z15. C’est un gros truc de mainframe en fer. Préparez-vous à être choqué par ces puces et demandez-vous pourquoi vous ne les avez pas.

14 h 04 HAE – Les mainframes sont toujours pertinentes – plus de 220 milliards de lignes de COBOL sont toujours en déploiement aujourd’hui. 70% de toutes les transactions commerciales utilisent encore COBOL

14 h 05 HAE – Les programmes construits en 1964 sur des mainframes IBM fonctionnent toujours aujourd’hui

14 h 05 HAE – 70 000 recherches sur Google par seconde, contre 1,3 million de transactions par seconde sur les mainframes

14 h 06 HAE – Série z haute fréquence à pipeline profond

14 h 07 HAE – z13 a introduit SMT, z14 a introduit le cryptage omniprésent

14 h 07 HAE – Ces processeurs sont construits par IBM et ne sont utilisés par personne d’autre

14 h 07 HAE – Deux bits de silicium – Contrôleur de stockage avec 960 Mo de cache L4, quatre puces complètes

14h08 HAE – 5 tiroirs sont entièrement connectés via les puces SC

14h08 HAE – Grandes conceptions SOI 14 nm

14h08 HAE – 700mm2 + chacun

14h08 HAE – ~ 700 mm2

14h08 HAE – Chaque puce SC a 12 cœurs. 8 Mo de mémoire cache L2

14h08 HAE – La configuration maximale prend en charge 240 cœurs. 190 cœurs sont disponibles pour le client, d’autres sont destinés à la gestion ou à la récupération

14h09 HAE – 60 connexions PCIe 4 x16

14h09 HAE – 40 To de mémoire RAIM prise en charge

14h09 HAE – Deux puces CP créent un seul cluster logique

14 h 10 HAE – Puce CP

14 h 10 HAE – 12 cœurs, 5,2 GHz

14 h 10 HAE – Transistors 9.1B

14 h 10 HAE – 128 Ko de cache L1-I, 128 Ko de cache L1-D

14 h 10 HAE – Cache L2 4 Mo privé

14 h 10 HAE – 256 Mo de cache L3 partagé

14 h 11 HAE – Exectuion sécurisée – 38 nouvelles instructions de performance vectorielle

14 h 11 HAE – accélérer les instructions communes de manière intelligente

14 h 11 HAE – accélérateurs sur puce tels que gzip, crypto à courbe elliptique, tri / fusion sur cœur

14 h 11 HAE – Voici les comparaisons avec z14

14 h 11 HAE – 14% de performance ST sur z14

14 h 12 HAE – Pipeline profond, architecture CISC

14 h 12 HAE – la branche est asynchrone

14 h 12 HAE – deux exemplaires de presque tout ce qui est montré

14 h 12 HAE – récupération de l’unité lorsque des erreurs sont détectées – le processeur revient en arrière

14 h 13 HAE – Cela permet une récupération transitoire des erreurs matérielles

14 h 13 HAE – Un bon état connu peut être transféré vers un nouveau cœur si une erreur non transitoire se produit

14 h 13 HAE – L’objectif de ces noyaux est d’être récupérables, même lorsqu’ils sont dynamités avec des faisceaux de protons à haute énergie

14 h 15 HAE – NXU est synchrone et fonctionne en temps réel

14 h 16 HAE – Deux méthodes principales de compression – IBM utilise les deux en fonction de la taille pour obtenir les meilleurs résultats

14 h 17 HAE – Unité d’accélération de cryptographie à courbe elliptique dans chaque cœur, avec unité modulo améliorée sur laquelle elle s’appuie

14 h 17 HAE – ‘MA unit’ a son propre jeu d’instructions et ‘core’

14 h 17 HAE – signer et vérifier est implémenté en tant que firmware et matériel

14 h 17 HAE – Agit comme un modèle pour les futurs accélérateurs

14 h 17 HAE – Attaché au back-end du pipeline

14 h 18 HAE – Toute exécution est dans l’ordre et non spéculative

14 h 18 HAE – Aucun problème de pipeline

14 h 18 HAE – Les résultats sont transmis au noyau

14 h 18 HAE – physiquement, ces accélérateurs pourraient être placés loin de la logique de base si nécessaire

14 h 18 HAE – des dizaines à des centaines d’opérations modulo avec quelques instructions de mots doubles

14 h 19 HAE – Le noyau s’appelle millicode?

14 h 19 HAE – Voici le jeu d’instructions interne

14 h 19 HAE – accélère vs accélérateur PCIe externe sur z14

14 h 19 HAE – Exécution sécurisée pour z15 avec isolation verticale

14 h 20 HAE – mode spécialisé dans le sous-système CPU, IO et mémoire

14 h 20 HAE – l’ultravisor se situe entre l’hyperviseur et le système d’exploitation

14 h 21 HAE – le hachage d’intégrité et le nombre d’entrées / sorties pour arrêter les invités malveillants

14 h 22 HAE – environnement de code contrôlé

14 h 23 HAE – 5,2 GHz refroidi à l’eau

14 h 23 HAE – 4 puces CP et 1 SC par tiroir

14 h 23 HAE – 14% ST et 25% plafond vs z14

14 h 24 HAE – Temps de questions et réponses

14 h 25 HAE – Q: Profondeur du pipeline? R: C’est long! Longue extrémité avant et arrière et s’étend avec la récupération

14 h 25 HAE – Environ 30

14 h 25 HAE – Q: charge L1 / L2 pour utiliser la latence? A: boucle L1 4 cycles, 8 cycles pour L1 miss / L2 hit

14 h 26 HAE – Q: Pour une exécution sécurisée, quelle est l’isolation par rapport au micrologiciel? R: Micrologiciel / ultravisor de confiance validé. Cela fait partie intégrante de notre sécurité client sécurisée

14 h 27 HAE – Q: Prédiction de branche asynchrone? Que se passe-t-il s’il se trouve derrière i-fetch? A: Il est sans perte et i-fetch est dans l’ordre. Après un redémarrage du pipeline, si i-fetch est en avance, le pipeline réagira et se rejettera si nécessaire. Il y a des synchronisations – il y a une synchronisation dure à l’envoi, donc aucune prédiction n’est abandonnée

14 h 27 HAE – Q: Core IPC vs Power10? R: demandez le pouvoir!

14 h 28 HAE – AES-256 pour le cryptage de page, le hachage d’intégrité est SHA-512

14 h 29 HAE – Q: 5,2 GHz? Comment? R: Pipelining profond et concentration sur la conception de la porte. Beaucoup de travail. Le pipelining profond est des steaks de table, mais beaucoup d’autres choses sont nécessaires

14h30 HAE – Q: La puissance / eff est-elle un objectif important? R: Il consomme moins d’énergie que le z14 configuré de manière similaire. Du point de vue de la puce, l’objectif n’était pas de réduire la puissance globale – l’accent était mis sur les performances et le débit. Cela a été fait pour mettre deux cœurs supplémentaires et des caches doubles – nous avons brûlé le budget de puissance pour ajouter plus de performances. C’est le genre de produit dont il s’agit. Nous bourrons plus de matériel et d’accélération.

14h30 HAE – C’est une fin pour la première session. Revenez dans 30 minutes pour la prochaine session, où nous commencerons sur le Renoir de la série 4000 d’AMD

14 h 31 HAE -.