Chaque décennie est la décennie qui teste les limites de la loi de Moore, et cette décennie n’est pas différente. Avec l’arrivée de la technologie Extreme Ultra Violet (EUV), les subtilités des techniques multi-motifs développées sur les nœuds technologiques précédents peuvent désormais être appliquées avec la résolution plus fine fournie par EUV. Cela, avec d’autres améliorations plus techniques, peut conduire à une diminution de la taille des transistors, permettant ainsi l’avenir des semi-conducteurs. À cette fin, IBM annonce aujourd’hui la création de la première puce de nœud de 2 nanomètres au monde.

Noms des nœuds

Juste pour clarifier ici, alors que le nœud de processus est appelé «2 nanomètres», rien dans les dimensions des transistors ne ressemble à une attente traditionnelle de ce que pourrait être 2 nm. Dans le passé, la dimension était une métrique équivalente pour la taille d’entité 2D sur la puce, telle que 90 nm, 65 nm et 40 nm. Cependant, avec l’avènement de la conception de transistors 3D avec des FinFET et d’autres, le nom du nœud de processus est maintenant une interprétation d’une conception de «transistor 2D équivalent».

Certaines des fonctionnalités de cette puce sont probablement de faibles chiffres à un seul chiffre en nanomètres réels, telles que les couches de protection contre les fuites des ailettes de transistor, mais il est important de noter la déconnexion dans la façon dont les nœuds de processus sont actuellement nommés. Souvent, l’argument tourne autour de la densité des transistors en tant que métrique plus précise, et c’est quelque chose qu’IBM partage avec nous.

Densité du transistor

L’annonce d’aujourd’hui indique que le développement 2 nm d’IBM améliorera les performances de 45% à la même puissance, ou de 75% d’énergie à la même performance, par rapport aux processeurs 7 nm modernes. IBM tient à souligner qu’il a été le premier institut de recherche à faire la démonstration du 7 nm en 2015 et du 5 nm en 2017, ce dernier étant passé des FinFET aux technologies nanoparticules qui permettent une plus grande personnalisation des caractéristiques de tension des transistors individuels.

IBM déclare que la technologie peut installer «50 milliards de transistors sur une puce de la taille d’un ongle». Nous avons contacté IBM pour demander des éclaircissements sur la taille d’un ongle, étant donné qu’en interne nous arrivions à des nombres allant de 50 millimètres carrés à 250 millimètres carrés. Les relations de presse d’IBM ont déclaré qu’un ongle dans ce contexte mesure 150 millimètres carrés. Cela place la densité de transistors d’IBM à 333 millions de transistors par millimètre carré (MTr / mm2).

En comparaison:

Densités de transistors indiquées par crête (MTr / mm2)
AnandTech IBM TSMC Intel Samsung
22 nm 16,50
16 nm / 14 nm 28,88 44,67 33,32
10 nm 52,51 100,76 51,82
7 nm 91,20 237,18 * 95,08
5 nm 171,30
3 nm 292,21 *
2 nm 333,33
Données de Wikichip, différents Fabs peuvent avoir différentes méthodologies de comptage
* Densité logique estimée

Comme vous pouvez le constater, différentes fonderies ont des noms officiels différents avec une variété de densités. Il convient de noter que ces nombres de densité sont souvent répertoriés comme des densités de crête, pour les bibliothèques de transistors où la zone de puce est le problème de crête, plutôt que la mise à l’échelle de fréquence – souvent les parties les plus rapides d’un processeur sont deux fois moins denses que ces nombres en raison de problèmes de puissance et de chaleur. .


GAA empilés

En ce qui concerne le mouvement vers les transistors Gate-All-Around / nanosheet, bien que cela ne soit pas explicitement indiqué par IBM, les images montrent que ce nouveau processeur 2 nm utilise une conception GAA à trois piles. Samsung introduit GAA à 3 nm, tandis que TSMC attend jusqu’à 2 nm. En revanche, nous pensons qu’Intel introduira une forme de GAA sur son processus 5 nm.

Le GAA à 3 piles d’IBM utilise une hauteur de cellule de 75 nm, une largeur de cellule de 40 nm et les nanofeuilles individuelles ont une hauteur de 5 nm, séparées les unes des autres de 5 nm. Le pas de poly de grille est de 44 nm et la longueur de grille est de 12 nm. IBM affirme que sa conception est la première à utiliser des canaux d’isolation diélectriques inférieurs, ce qui permet la longueur de grille de 12 nm, et que ses espaceurs internes sont une conception de processus à sec de deuxième génération qui aide au développement de nanoparticules. Ceci est complété par la première utilisation de la modélisation EUV sur les parties FEOL du processus, permettant l’EUV à toutes les étapes de la conception pour les couches critiques.

Les utilisateurs se demandent peut-être pourquoi nous entendons dire qu’IBM est le premier à utiliser une puce 2 nm. IBM est l’un des principaux centres de recherche au monde sur la future technologie des semi-conducteurs, et bien qu’elle n’ait pas sa propre offre de fonderie, IBM développe la propriété intellectuelle en collaboration avec d’autres pour ses installations de fabrication. IBM a vendu sa fabrication à GlobalFoundries avec un engagement de partenariat de 10 ans en 2014, et IBM travaille également actuellement avec Samsung, et a récemment annoncé un partenariat avec Intel. Nul doute que les deux derniers s’associeront à IBM à un certain niveau autour de ce nouveau développement pour sa viabilité dans leur propre chaîne de production.


Centre de recherche IBM Albany

Aucun détail sur la puce de test 2 nm n’a été fourni, bien qu’à ce stade, il s’agisse probablement d’un véhicule de test SRAM simplifié avec un peu de logique. Les images des tranches de 12 pouces présentent une variété de diffractions de lumière différentes, ce qui indique probablement une variété de cas de test pour affirmer la viabilité de la technologie. IBM affirme que la conception des tests utilise un schéma multi-Vt pour des démonstrations d’applications à haute performance et à haute efficacité.


Wafer de près

La puce a été conçue et fabriquée dans le centre de recherche IBM d’Albany, qui comprend une salle blanche de 100 000 pieds carrés. Le but de cette installation est de s’appuyer sur le vaste portefeuille de brevets et de licences d’IBM pour des collaborations avec des partenaires.

Nous avons une série de questions avec les experts d’IBM en attente de réponse. Nous avons également maintenant une invitation active à aller visiter, au fur et à mesure que nous pourrons voyager à nouveau.

Lecture connexe