Dans le cadre de leur conférence annuelle des développeurs, le groupe d’intérêt spécial PCI (PCI-SIG) a également tenu son point de presse annuel aujourd’hui, offrant une mise à jour sur l’état de l’organisation et ses normes. La vedette du spectacle, bien sûr, était PCI Express 6.0, la prochaine mise à jour de la norme de bus qui doublera encore une fois son taux de transfert de données. PCI-SIG travaille sur PCIe 6.0 depuis quelques années maintenant, et dans une brève mise à jour, a confirmé que le groupe reste sur la bonne voie pour publier la version finale de la spécification d’ici la fin de cette année.

La version préliminaire la plus récente de la spécification, 0.7, a été publiée en novembre. Depuis lors, PCI-SIG est resté au travail pour recueillir les commentaires de ses membres et se prépare à publier un autre projet de mise à jour le mois prochain. Ce projet incorporera l’ensemble du nouveau protocole et des mises à jour électriques qui ont été approuvés pour la spécification depuis 0.7.

Cependant, ce projet à venir sera un peu différent du flux de travail habituel du groupe, ce qui signifie que PCIe 6.0 restera un peu plus longtemps au statut de projet 0.7x. Le fond de cette décision étant que le groupe va essentiellement se tenir pour une autre série de révisions et de tests avant de finalement autoriser la spécification pour passer au prochain projet majeur. Dans l’ensemble, les règles du groupe prévoient une période d’examen de 30 jours pour le projet 0.71, après quoi le groupe sera en mesure de publier le projet final de spécification 0.9.

En fin de compte, tout cela pour dire que PCIe 6.0 reste sur la bonne voie pour sa version 2021 précédemment prévue. Après l’arrivée du projet 0.9, il y aura un autre examen de deux mois pour tout problème final (principalement juridique), et, en supposant que la norme efface cette vérification, PCI-SIG sera en mesure de publier la version finale 1.0 de la spécification PCIe 6.0. .

Dans l’intervalle, la spécification 0.9 est probablement la plus intéressante d’un point de vue technique. Une fois les spécifications électriques et de protocole mises à jour approuvées, le groupe sera en mesure de donner des indications plus claires sur les exigences d’intégrité du signal pour PCIe 6.0. Tout compte fait, nous ne nous attendons pas à beaucoup de différence avec la version 5.0 (en d’autres termes, seulement un ou deux emplacements sur la plupart des cartes mères grand public), mais à mesure que chaque génération successive augmente le débit de signalisation, les exigences en matière d’intégrité du signal se sont resserrées.

Dans l’ensemble, le groupe de normalisation sans vergogne est enthousiasmé par la norme 6.0, la comparant en importance au grand saut de PCIe 2.0 à PCIe 3.0. En plus de prouver qu’ils sont à nouveau capables de doubler la bande passante du bus omniprésent, cela signifie qu’ils ont pu respecter leur objectif d’une cadence de trois ans. Pendant ce temps, alors que la spécification PCIe 6.0 atteint la concurrence, nous devrions enfin commencer à voir les premiers périphériques PCIe 5.0 apparaître sur le marché des entreprises.