Aperçu des sous-timings et latences DDR5

Aujourd’hui, nous avons publié un article sur les nouveaux modules de mémoire DDR5 de SK hynix pour les clients – des modules enregistrés de 64 Go fonctionnant à la DDR5-4800, destinés aux systèmes de prévisualisation avec lesquels les gros hyperscalers commencent à jouer 12 à 18 mois avant que quiconque n’y ait accès. Il est intéressant de noter que SK Hynix n’a publié aucune information de sous-synchronisation sur ces modules, et alors que nous examinons les annonces faites par les principaux fabricants de mémoire, un thème commun a été le manque de détails sur les sous-timings. Aujourd’hui, peut présenter des informations sur toute la gamme des spécifications DDR5.

Lors de la discussion sur la mémoire, il y a quelques mesures à prendre en compte:

• Tapez, par exemple DDR4, DDR5
• Capacité
• Consommation électrique / tension
• Bande passante
• Latence
• Prix
• Persistance

Lors de la construction d’une plate-forme, un certain nombre de ces facteurs entrent tous en jeu – un système qui implémente des simulations pétrolières et gazières peut nécessiter des téraoctets de mémoire, quelle que soit la puissance, ou pour les petites installations, le prix peut être la principale préoccupation. Pour les applications spécialisées, la mémoire persistante peut être un objectif, ou une combinaison de bande passante / latence sera la clé des performances.

Pour que toutes ces entreprises qui construisent de la mémoire et des systèmes fonctionnent ensemble, un ensemble de normes est développé par un consortium de toutes les parties intéressées – cela s’appelle JEDEC. JEDEC crée les normes pour assurer la prise en charge de tous les systèmes conformes.

Les utilisateurs familiarisés avec les spécifications JEDEC noteront que la mémoire de qualité grand public est souvent spécifiée plus rapidement que ce que JEDEC répertorie – il s’agit d’une fonctionnalité dans laquelle les processeurs qui peuvent prendre en charge une mémoire plus rapide, lorsqu’ils sont associés à une mémoire qualifiée pour être plus rapide que JEDEC, peuvent être couplés. . C’est pourquoi nous voyons aujourd’hui sur le marché des kits de mémoire allant jusqu’à DDR4-5000 qui ne fonctionnent qu’avec quelques systèmes sélectionnés.

Lire la critique du Corsair DDR4-5000 Vengeance LPX d’AnandTech
Super-regroupé, super exclusif

Pour la DDR4, JEDEC prend en charge des normes allant de la DDR4-1600 à la DDR4-3200. À partir du débit de données, un taux de transfert de pointe peut être calculé (12,8 Go / s par canal pour DDR4-1600, 25,6 Go / s par canal pour DDR4-3200), mais la latence nécessite des informations supplémentaires. Les sous-timings typiques proposés avec la mémoire sont:

• CAS: Column Address Strobe: le temps entre l’envoi d’une adresse de colonne et la réponse
• tRCD: Row to Column Delay: horloge cycles pour charger une colonne quand une nouvelle ligne est ouverte
• tRP: Row Precharge Time: l’horloge effectue des cycles pour charger les données lorsque la mauvaise ligne est ouverte
• tRAS: Row Active Time: temps minimum entre la ligne active et la précharge

Celles-ci sont généralement signalées comme CAS-tRCD-tRP avec parfois tRAS ajouté. Cela signifie que dans la spécification DDR4 de JEDEC, la métrique DDR4-3200 de base permet un ensemble 24-24-24 de sous-timings. Pour les calculs de latence, nous avons besoin à la fois du débit de données (3200 MT / s) et du CAS (24 horloges) pour calculer le CAS en termes de nanosecondes, la latence du monde réel (dans ce cas, 15 nanosecondes).

La combinaison du débit de données et de la latence CAS a été utilisée pour comparer les nombres de latence d’accès unique pour la mémoire au fil des ans. À partir des premières itérations de DRAM, les taux d’accès aux données et les latences d’accès unique se sont améliorés. Cependant, récemment, en raison de limitations physiques, alors que le débit de données a augmenté, la latence d’accès a été à peu près constante.

Pivotant vers la DDR5, JEDEC a activé des normes allant de DDR5-3200 à DDR5-6400. Il a également des espaces réservés jusqu’à DDR5-8000, mais les spécificités de ces normes sont toujours en cours de travail. À la fin de la DDR3 et via la DDR4, JEDEC a introduit des spécifications de sous-synchronisation supplémentaires pour chaque débit de données – pour chacun des débits de données, JEDEC a spécifié une norme rapide «A», une norme commune «B» et une norme plus souple «C» – techniquement, la norme plus souple est plus applicable aux modules de plus grande capacité. Cela signifie que chaque débit de données peut diffuser une large gamme de performances en fonction de la qualité du silicium utilisé.

En commençant par le débit de données le plus bas, la norme DDR5-3200A prend en charge 22-22-22 sous-timings. À un pic théorique de 25,6 Go / s de bande passante par canal, cela équivaut à une latence d’accès unique de 13,75 nanosecondes.

Si nous regardons l’annonce de la DDR5-4800 par SK Hynix, cela pourrait être la DDR5-4800B qui prend en charge 40-40-40 sous-timings, pour une bande passante maximale théorique de 38,4 Go / s par canal et une latence d’accès unique de 16,67 nanosecondes.

Voici la liste complète, de la DDR5-3200 à la DDR5-6400, y compris certaines des normes supplémentaires non encore finalisées.

Vous vous souvenez peut-être de notre rapport de mai 2018, où Cadence et Micron ont montré de la mémoire DDR5-4400 sur une plate-forme de test. Nous avons pu déterminer à partir des photographies à condition que ce système fonctionnait à une latence CAS de 42 horloges. Depuis lors, la norme JEDEC est descendue dans cette fourchette de vitesse pour prendre en charge 32 à 40 horloges, indiquant l’évolution de la plate-forme.

Le tableau ci-dessus est un peu encombrant, donc voici le même tableau montrant uniquement les spécifications les plus rapides «A» pour chaque débit de données. Cela s’applique probablement à toute installation de l’équivalent d’un module par canal.

En termes de latence d’accès unique, nous n’allons finalement pas être plus rapides que nous ne l’étions à la fin de l’ère DDR3. La DDR3-1866 à CL13 était déjà à 13,93 nanosecondes. Cela signifie que malgré les valeurs de latence CAS croissantes dans les horloges (passant à CL46 à DDR5-6400), la latence d’accès unique réelle est toujours à peu près la même dans les unités de temps du monde réel.

Il est intéressant de noter que la spécification DDR5 a prévu dans les registres matériels des latences CAS de CL22 à CL66. Cela pourrait être interpolé pour signifier que même avec un module de mémoire DDR5 suffisamment regroupé, ou avec un overclocking, CL22 pourrait être le plus bas possible pour le matériel. Nous savons que la DDR5 déplace désormais la régulation de tension de la mémoire sur le module, ce qui constituera un domaine supplémentaire pour les fabricants de mémoire afin de se différencier, en particulier lorsqu’ils ciblent le marché des passionnés.

Pour les utilisateurs à la recherche d’un aperçu du fonctionnement réel de la DRAM, je voudrais vous diriger vers notre article de 2010 intitulé «Tout ce que vous avez toujours voulu savoir sur la mémoire (mais que vous aviez peur de demander)». C’est un excellent article technique auquel je me réfère encore, et je me gratte toujours la tête!

Source: Spécification JEDEC DDR5

Lecture connexe