Les ambitions d’Arm pour le marché des serveurs ont été un très long voyage qui a mis des années à se concrétiser. Après de nombreux doutes et tentatives de faux départs, aujourd’hui, en 2020, personne ne peut nier que les puces de serveur alimentées par l’adresse IP du processeur de la société sont non seulement compétitives, mais aussi en tête de leur catégorie sur plusieurs mesures.

La puce de serveur Neoverse N1 à 64 cœurs Graviton2 d’Amazon est la première de ce qui devrait devenir une gamme plus large de conceptions qui feront progresser l’écosystème de serveurs Arm et attaqueront activement la part de marché des processeurs d’infrastructure actuellement dominée par les acteurs x86 tels qu’Intel et AMD .

Le voyage a été long, mais a eu ses racines dans les feuilles de route planifiées publiquement par la société en 2018. Avance rapide jusqu’en 2020, non seulement nous avons vu des produits avec la première génération de CPU d’infrastructure Neoverse N1 frapper IP le marché sous une forme commerciale et accessible au public, mais nous avons vu l’entreprise dépasser son objectif de gain générationnel de 30% par un facteur de 2x.

Le Neoverse V1: un nouveau processeur d’infrastructure de niveau de performance maximale

Aujourd’hui, nous sommes prêts à franchir la prochaine étape vers la prochaine génération de la plate-forme Neoverse, révélant non seulement la microarchitecture du processeur précédemment connue sous le nom de Zeus, mais une toute nouvelle catégorie de produits qui va au-delà de la série N Neoverse: Présentation du nouveau Neoverse V-series et le Neoverse V1 (Zeus), ainsi qu’une nouvelle insertion de feuille de route sous la forme du Neoverse N2 (Perseus).

Le nouveau Neoverse V1 introduit la nouvelle série V dans le portefeuille IP d’infrastructure d’Arm, ce qui représente essentiellement la volonté de la société d’obtenir des performances absolues plus élevées, quel que soit le coût.

Plus tôt ce printemps, nous avons couvert la nouvelle adresse IP du processeur Cortex-X1 mobile de la société, qui représentait un changement de modèle commercial important pour Arm: au lieu de n’offrir qu’une seule microarchitecture de processeur universelle que les titulaires de licence devaient utiliser dans une plus large gamme de conceptions et points de performance, nous avons maintenant constaté une divergence des microarchitectures, avec une offre IP se concentrant désormais sur des performances maximales pures (Cortex-X1), peu importe la zone ou le coût de l’énergie, tandis que l’autre conception (Cortex-A78) se concentre sur Arm’s philosophie de conception PPA (Power, Performance, Area) maximisée plus traditionnelle.

La microarchitecture de Zeus sous la forme du Neoverse V1 est essentiellement la contrepartie de l’infrastructure de ce qu’Arm a réalisé dans l’offre IP mobile avec le CPU Hera Cortex-X1 IP: une concentration sur des performances maximales, avec une moindre considération pour la puissance et la surface.

Cela signifie que le V1 a des caches et des structures de cœurs beaucoup plus grands, utilisant plus de surface et de puissance pour atteindre des niveaux de performances sans précédent.

En termes d’amélioration des performances générationnelles, cela s’apparente au fait que Arm jette le gant à la concurrence, réalisant une augmentation révolutionnaire de +50 IPC par rapport à Neoverse N1 que nous voyons aujourd’hui dans le silicium. Le potentiel d’augmentation des performances ici est énorme, car il ne s’agit que d’une mise à niveau de la fréquence ISO du même processus, et les produits réels basés sur la V1 verront également, selon toute vraisemblance, des gains de performances supplémentaires grâce à des fréquences accrues grâce aux progrès des nœuds de processus.

Si nous prenons le Graviton2 à cadence conservatrice avec ses cœurs N1 à 2,5 GHz comme base de référence, une puce V1 3 GHz théorique représenterait une augmentation de 80% des performances à un seul thread par cœur. Non seulement une telle augmentation des performances dépasserait largement toute concurrence x86 actuelle dans l’espace serveur en termes de performances par cœur, mais elle suffirait à égaler les meilleures puces de bureau hautes performances actuelles d’AMD et d’Intel aujourd’hui (même si nous devons nous en souvenir il rivalisera avec les produits Zen3 Milan et Willow Cove Sapphire Rapids de nouvelle génération).

Neoverse N2 est Perseus – poursuit le focus PPA

Parallèlement à la plate-forme Neoverse V1, nous avons vu une insertion de feuille de route qui n’existait pas auparavant. Le design Perseus deviendra le Neoverse N2 et sera le successeur efficace du positionnement de produit du N1. Ce nouveau processeur IP représente une augmentation de 40% de l’IPC par rapport au N1, tout en conservant la même philosophie de conception de maximiser les performances dans la puissance la plus faible et la plus petite zone.

Cela peut être un peu déroutant en ce qui concerne les générations microarchitecturales dont nous parlons ici, j’ai donc fait un graphique pour illustrer ce que nous pourrions appeler des frères et sœurs générationnels entre le mobile d’Arm et l’IP du processeur du serveur:

Bien qu’il ne s’agisse que d’un aperçu général des produits Arm, il est important de noter qu’il existe des similitudes entre les générations de produits Cortex et Neoverse, car ils ont été développés en tandem à des moments similaires au cours de leur conception. Le Neoverse N1 a été développé en conjonction avec le Cortex-A76, et donc les deux microarchitectures peuvent être considérées comme des conceptions frères car elles partagent de nombreuses similitudes.

Le Neoverse V1 peut être considéré comme un frère du Cortex-X1, partageant probablement une grande partie des structures de base surdimensionnées qui avaient été développées pour ces deux processeurs phares.

Le Neoverse N2 est un peu plus spécial car il représente le design frère d’un noyau Cortex-A de nouvelle génération qui fait suite à l’A78. Arm dit qu’ils octroieront une licence pour ce design «Perseus» d’ici la fin de l’année et que les clients s’engagent déjà sur la version bêta RTL – nous en saurons probablement plus sur cette génération de produits lors de l’événement TechDay de l’année prochaine. Le N2 serait en retard par rapport au V1 d’un an et par la suite, il faudra plus de temps pour voir cela dans les produits.

À noter, tous les modèles ci-dessus sont tous basés à Austin et peuvent être considérés comme faisant partie de la même famille de microarchitecture qui avait été lancée avec le Cortex-A76. Si je ne me trompe pas, les conceptions de «Poséidon» de nouvelle génération seront basées sur une nouvelle microarchitecture lancée par l’équipe de conception de Sophia-Antipolis d’Arm – même si Arm note qu’il y a beaucoup plus de collaboration et de flou entre les différentes équipes de nos jours. Ici, Arm note déjà une augmentation de + 30% de l’IPC pour cette génération de designs, susceptible d’atteindre les produits en 2023.

Une architecture inconnue avec SVE: Armv9?

Une caractéristique très notable des Neoverse V1 et N2 est le fait qu’ils prennent désormais en charge SVE (Scalable Vector Extensions), le V1 ayant deux pipelines natifs de 256 bits et le N2 étant une conception 2×128 bits. L’avantage de SVE par rapport aux autres ISA SIMD réside dans le fait que le code qui y est écrit peut évoluer avec la largeur d’exécution variable d’une microarchitecture, ce qui n’est tout simplement pas possible avec les instructions Neon ou AVX SIMD d’aujourd’hui.

La puce A64FX de Fujitsu et la microarchitecture de cœur personnalisée étaient à ce jour les seuls processeurs annoncés et disponibles avec SVE, ce qui signifie que les V1 et N2 seront les premières conceptions d’Arm implémentant réellement SVE.

Les annonces d’aujourd’hui concernant cette partie des processeurs V1 et N2 ont soulevé plus de questions qu’elles n’ont répondu, car la société n’était pas disposée à divulguer si ce support faisait référence au jeu d’instructions SVE de première génération, ou s’il prenait déjà en charge SVE2.

En fait, la société n’a même pas confirmé l’architecture de base des conceptions, qu’il s’agisse de conceptions Armv8 ou de l’une des itérations ultérieures. Ceci est extrêmement inhabituel pour l’entreprise car il est traditionnellement transparent sur ces aspects fondamentaux de leurs IP.

Je pense que ce qui se passe ici, c’est que les bight V1 et N2 sont tous deux des conceptions Armv9, et la société révélera publiquement la nouvelle itération ISA au plus tard entre l’annonce d’aujourd’hui et le milieu de l’année prochaine – bien sûr, ce n’est que ma propre interprétation. de la situation car Arm a refusé de commenter le sujet.

En fin de compte, nous aboutissons à deux nouvelles microarchitectures extrêmement convaincantes qui renforcent considérablement le positionnement d’Arm sur le marché des infrastructures. Le Neoverse N2 est une conception évidente qui se concentre sur les métriques PPA d’Arm, et la société voit des clients concevoir des produits qui sont principalement axés sur des charges de travail «scale-out» qui nécessitent beaucoup de cœurs de processeur. Ici, nous pourrions voir des conceptions jusqu’à 128 cœurs.

Le Neoverse V1 verra des conceptions avec moins de cœurs car les processeurs sont juste plus gros et plus gourmands en énergie. Arm considère que la gamme 64-96 est ce qui est le plus susceptible d’être adopté par les titulaires de licence. Ce sont les produits de premier plan qui iront à l’encontre du meilleur de ce qu’Intel et AMD ont à offrir – et si les projections de performances se concrétisent (comme elles le font habituellement pour Arm), alors nous sommes dans un combat brutalement compétitif contrairement à nous. j’ai vu avant.

La première conception connue publiquement confirmée pour utiliser les nouveaux cœurs Neoverse V1 est la puce «Rhea» de SiPearl qui semble comporter 72 cœurs dans un nœud de processus TSMC 7 nm. La conception «Siryn» d’Ampère serait également un candidat pour appliquer la microarchitecture V1, ciblée pour une version 2022 sur le nœud 5 nm de TSMC.

L’annonce d’aujourd’hui a été davantage un teaser ou un dévoilement, la société prévoyant d’entrer plus en détail sur l’architecture et les microarchitectures des conceptions à une date ultérieure. Arm’s DevSummit est prévu du 6 au 8 octobre – et c’est peut-être là que nous en entendrons un peu plus sur la nouvelle architecture.

Lecture connexe: