L’annonce des nouveaux processeurs Ryzen 5000, basés sur la microarchitecture Zen 3 d’AMD, a suscité des vagues d’enthousiasme et des questions quant aux performances. Le lancement des processeurs de bureau hautes performances le 5 novembree sera une journée intéressante. Avant ces divulgations, nous nous sommes entretenus avec le directeur technique d’AMD, Mark Papermaster, pour discuter du positionnement, des performances et des perspectives d’AMD.


Dr Ian Cutress
AnandTech

Mark Papermaster
AMD

Nous avons interviewé Mark à plusieurs reprises auparavant chez AnandTech, par exemple lors du lancement de l’EPYC de deuxième génération ou en regardant les perspectives 2020 d’AMD (et quelques discussions qui n’ont jamais été publiées). Mark est toujours très clair sur la vision des feuilles de route d’AMD, comme toujours aime mettre en évidence certains des domaines clés de l’expertise d’AMD qui parfois n’atteignent pas les pouces de colonne standard.

Avec le lancement de Zen 3 et de la famille Ryzen 5000, le titre clé promu par AMD est un leadership absolu pour les ordinateurs de bureau haute performance, pour les charges de travail, les jeux et l’efficacité énergétique. Cela place AMD dans une position que l’entreprise n’a pas occupée depuis au moins 15 ans, si les chiffres sont vrais. Dans le cadre de l’événement de lancement, l’équipe AMD a contacté si nous avions des questions pour Mark. En effet, nous le faisons.

Vous pouvez lire notre couverture du jour de lancement ici:

AMD Ryzen 5000 et Zen 3 le 5 novembre: + 19% IPC, revendique le meilleur processeur de jeu

IC: Lorsque j’ai interviewé Lisa au moment du lancement de Ryzen de première génération, elle a mentionné comment le positionnement d’AMD avait aidé l’entreprise à sortir des sentiers battus pour développer ses nouveaux designs x86 hautes performances. Maintenant qu’AMD revendique le leadership en matière de performances du marché, comment les équipes d’ingénierie d’AMD restent-elles ancrées et continuent-elles à conduire cette réflexion hors de la boîte?

MP: De notre équipe, nous sommes très fiers – ils sont l’une des équipes d’ingénierie les plus innovantes de l’industrie. C’est donc une bataille difficile pour accéder à cette position de leader avec Zen 3 et je peux vous dire que nous avons une feuille de route très solide pour l’avenir. L’équipe reste en effet très bien ancrée – vous regardez le type d’approche que nous avons adopté sur Zen 3, et vous savez que ce n’est pas une solution miracle qui a livré la performance. [uplift], cela touchait vraiment presque toutes les unités du processeur et l’équipe a fait un excellent travail en améliorant les performances, en améliorant l’efficacité, en réduisant la latence de la mémoire et en améliorant considérablement les performances.

[We achieved] un 19% en une seule génération d’instructions par horloge par rapport à notre génération précédente, qui était Zen 2 sorti juste au milieu de l’année dernière. C’était donc une réalisation phénoménale, et c’est cette concentration sur ce que j’appellerai «  l’ingénierie hardcore  » que l’équipe continuera à aller de l’avant – il ne s’agira pas de balles d’argent, il s’agira de continuer à fournir des gains de performance dans le monde réel. à nos clients.

IC: Pour souligner cette valeur de 19%: deux de ces faits saillants des annonces d’AMD incluent l’augmentation de + 19% des performances brutes par horloge par rapport à Zen 2, mais aussi cette nouvelle conception complexe de cœur avec huit cœurs et 32 ​​Mo de cache L3. Dans quelle mesure le complexe central plus grand contribue-t-il à l’augmentation des performances brutes, ou y a-t-il d’autres avantages substantiels dans la conception en passant au CCX combiné?

MP: Le changement dans la construction de base du complexe central a été très très important pour nous permettre de réaliser des réductions de la latence de la mémoire, ce qui est énorme pour les jeux. Le jeu est un marché énorme pour nous dans les ordinateurs de bureau haute performance et les jeux ont généralement un thread dominant – et donc ce thread dominant, ses performances dépendent fortement du cache L3 dont il dispose. En effet, s’il peut atteindre ce cache L3 local, il ne passe évidemment pas complètement à la mémoire principale. Donc, en réorganisant notre complexe de base et en le doublant à quatre cœurs qui ont un accès direct à 16 Mo de cache L3, en ayant maintenant huit cœurs qui ont un accès direct à un 32 Mo de cache L3, c’est vraiment le plus gros levier pour réduire la latence. De toute évidence, lorsque vous accédez au cache, vous fournissez une latence efficace – cela améliore directement les performances. C’était un gros levier pour le jeu, mais nous avions un certain nombre de leviers derrière cela – encore une fois, nous avons vraiment touché chaque unité du processeur.

IC: Doubler cet accès au cache L3 pour chaque cœur, de 16 Mo à 32 Mo, est un pas de géant, je vous l’accorde! Cela améliore cette latence globale jusqu’à 32 Mo, comme vous l’avez dit, afin que nous n’ayons pas besoin d’aller dans la mémoire principale. Mais le fait de doubler la taille a-t-il affecté la plage de latence L3? De toute évidence, il y a des compromis lorsque vous doublez un cache L3, même si vous avez plus de cœurs qui y accèdent.

MP: L’équipe a fait un excellent travail d’ingénierie, à la fois logiquement et physiquement. C’est toujours la clé – comment structurer la réorganisation, donc changer la logique pour prendre en charge cette nouvelle structure et se concentrer également sur la mise en œuvre physique – comment optimiser la mise en page pour ne pas ajouter des étapes de retard qui neutraliseraient efficacement les gains? C’était une ingénierie formidable sur la réorganisation du noyau Zen 3 qui offre vraiment l’avantage d’une latence réduite.

Je vais aller au-delà de cela – comme nous parlons de mise en œuvre physique, la pensée normale serait lorsque vous ajoutez la quantité de changements logiques que nous avons faits pour atteindre cet IPC de 19%, normalement bien sûr l’enveloppe de puissance augmenterait. Nous n’avons pas changé de nœud technologique – nous sommes restés en 7 nm. Donc, je pense que vos lecteurs auraient naturellement supposé que nous avons donc augmenté considérablement la puissance, mais l’équipe a fait un travail phénoménal en gérant non seulement le nouveau complexe de base, mais aussi dans tous les aspects de la mise en œuvre et a maintenu Zen 3 dans l’enveloppe de puissance dans laquelle nous étions. Zen 2.

Quand on regarde Ryzen au fur et à mesure de sa sortie, on est capable de rester dans la même prise AM4 et cette même enveloppe de puissance tout en délivrant ces gains de performances très très significatifs.

IC: En ce qui concerne ce nœud de processus, le 7 nm de TSMC, comme vous l’avez dit: on nous a spécifiquement dit que c’était ce type de mise à jour mineure du processus qui était utilisé pour Ryzen 3000XT. Y a-t-il des avantages supplémentaires que Ryzen 5000 tire du processus de fabrication dont nous ne sommes peut-être pas conscients?

MP: C’est en fait le noyau est dans le même nœud 7 nm, ce qui signifie que le kit de conception de processus [the PDK] est le même. Donc, si vous regardez les transistors, ils ont les mêmes directives de conception que celles de l’usine. Ce qui se passe bien sûr dans n’importe quel nœud de fabrication de semi-conducteurs, c’est qu’ils sont capables de faire des ajustements dans le processus de fabrication de sorte que c’est bien sûr ce qu’ils ont fait, pour des améliorations de rendement et autres. Pour chaque trimestre, la variation du processus est réduite au fil du temps. Lorsque vous entendez des «variations mineures» de 7 nm, c’est ce à quoi il est fait référence.

IC: En passant de Zen 2 à Zen 3, le chiffre phare de l’amélioration des performances par watt est de 24% en plus de l’IPC de 19%. Cela signifie évidemment qu’il y a eu des améliorations supplémentaires au niveau de la puissance délivrée – pouvez-vous en parler?

MP: Nous nous concentrons énormément sur notre gestion de l’alimentation. Nous avons un microcontrôleur complet et un schéma de gestion de l’alimentation que nous avons sur l’ensemble du processeur. Nous améliorons cela à chaque génération, nous sommes donc très fiers de ce que l’équipe Zen 3 a fait pour atteindre cette amélioration de puissance de 24%. Ce sont encore plus d’avancées dans l’ensemble de Precision Boost pour nous donner plus de granularité dans la gestion de la fréquence et de la tension tout en écoutant constamment la myriade de capteurs que nous avons sur la puce. C’est encore plus de granularité et d’adaptabilité de notre gestion de l’alimentation à la charge de travail que nos utilisateurs exécutent sur le microprocesseur. Il est donc plus réactif, et être plus réactif signifie également qu’il offre plus d’efficacité.

IC: L’un des points soulevés sur Zen 2 était une consommation d’énergie au ralenti relativement élevée du dé IO, de 13 W à 20 W. On nous a dit que cette fois-ci, Zen 3 utilise le même dé IO que Zen 2. . Nous voulions simplement confirmer que Zen 3 change quelque chose à cet égard, étant donné l’accent mis sur l’efficacité énergétique et les performances par watt, ou s’agit-il de la même conception pour des raisons de compatibilité ou de rentabilité?

MP: Ce sont des progrès incrémentiels sur la puce IO qui nous ont permis d’offrir à nos clients des ordinateurs de bureau hautes performances, de tirer parti de ce socket AM4 tout en obtenant ces gains de performances – c’était un geste très calculé pour offrir des performances de processeur tout en offrant une continuité à notre clientèle. Nous améliorons constamment l’efficacité énergétique – avec Zen 3, l’accent a été mis sur le cœur et le complexe cœur-cache pour conduire l’essentiel de notre efficacité énergétique.

IC: Pouvez-vous parler des objectifs d’AMD en ce qui concerne les E / S et la consommation d’énergie? Nous avons vu AMD livrer PCIe Gen4 en 7 nm, mais la matrice IO est toujours basée en 12/14 nm de Global Foundries. Je suppose que c’est un objectif clé pour les améliorations futures, mais pas cette fois-ci?

MP: C’est générationnel – si vous regardez vers l’avenir, nous apportons des améliorations à chaque génération. Vous verrez donc AMD passer à PCIe Gen 5 et à tout cet écosystème. Vous devriez vous attendre à avoir de nos nouvelles lors de notre prochaine série d’améliorations générationnelles à la fois sur le cœur de nouvelle génération qui est en cours de conception ainsi que sur ce complexe d’E / S et de contrôleurs de mémoire de nouvelle génération.

IC: En parlant du chipset lui-même, la présentation AMD nous a donné une vue de haut niveau du complexe central accru. Nous avons noté que la communication hors puce pour ces chipsets a maintenant été déplacée du centre entre les deux complexes de base vers le bord. Y a-t-il des avantages spécifiques à cela, tels que la latence des câbles ou l’alimentation?

MP: Vous regardez ce compromis d’optimisation, en mariant l’implémentation logique avec l’implémentation physique. Ainsi, le nouveau complexe de cœurs de cache a été conçu pour minimiser la latence des cœurs de processeur eux-mêmes dans ce complexe de cache. Placer les circuits de commande là où ils sont signifie que les longueurs de fil les plus longues peuvent aller aux circuits les moins sensibles à la latence.

IC: Au cours des deux dernières années, AMD a présenté qu’il avait une feuille de route en ce qui concerne sa conception Infinity Fabric, telle que la recherche des deux domaines typiques d’une bande passante plus élevée et d’une meilleure efficacité. Zen 3 et la nouvelle famille Ryzen 5000 ont-ils des mises à jour de l’IF sur Ryzen 3000?

MP: Nous faisons – nous avons apporté des améliorations, vous verrez de nouveaux éléments de sécurité qui seront déployés. Nous avons renforcé notre sécurité, [and] nous optimisons toujours notre architecture Infinity. Avec Zen 3, l’objectif était de fournir les performances brutes du processeur. Donc, en ce qui concerne notre architecture Infinity pour le bureau Ryzen, elle est incrémentielle, et nous allons déployer certains de ces détails – nous en sommes très enthousiastes et c’est un excellent complément à l’histoire principale, à savoir le leadership en matière de performances du processeur.

IC: Avec AMD et Intel, nous voyons maintenant les deux entreprises regrouper le silicium des usines à moins d’un pouce de son maximum – laissant très peu de marge d’overclocking pour que les utilisateurs aient ces performances de pointe dès la sortie de la boîte. De votre point de vue, comment des fonctionnalités telles que Precision Boost Overdrive, où les fréquences vont au-dessus de la plage indiquée sur la boîte – comment évoluent-elles ou disparaissent-elles lentement à mesure que l’optimisation du regroupement et les connaissances augmentent avec le temps?

MP: Bien sûr, notre objectif est de maximiser ce que nous soutenons avec notre fréquence de suralimentation maximale. Avec Zen 3, nous augmentons cela à 4,9 GHz. Nous nous concentrons toujours sur l’amélioration de notre binning – la façon dont vous devriez y penser est [that] nous disposerons toujours de la meilleure fréquence de suralimentation que nous pouvons fournir, et elle est testée sur toute la gamme des charges de travail. Notre suite de tests essaie de couvrir littéralement tous les types de charges de travail que nous pensons que nos clients pourraient exécuter sur notre processeur. Mais les utilisateurs finaux sont très intelligents, et ils pourraient avoir un segment de ces applications, et nous pensons que nous continuerons à fournir un overclocking afin que le passionné qui comprend vraiment leurs charges de travail et puisse avoir une charge de travail qui leur donne l’occasion de s’exécuter encore plus rapidement compte tenu de la nature unique de ce qui les intéresse, de ce qu’ils exécutent, et nous voulons leur donner cette flexibilité.

IC: Nous avons abordé la question de la sécurité en ce qui concerne les modifications apportées à Infinity Fabric. Pouvez-vous commenter les approches d’AMD concernant les principaux sujets liés aux vulnérabilités de sécurité et s’il existe de nouvelles fonctionnalités dans Zen 3 ou Ryzen 5000 pour vous aider?

MP: Nous allons déployer plus de détails à ce sujet, mais cela continuera le train que nous avons emprunté. Nous avons toujours été une approche axée sur la sécurité dans notre conception – nous sommes très très résistants aux attaques par canal latéral, simplement en raison de la nature de notre implémentation microarchitecturale, [and] la façon dont nous avons implémenté x86 était très très forte. Nous avons eu un grand succès et l’utilisation de la capacité de chiffrement que nous avons à la fois sur tout notre espace mémoire ou notre capacité à chiffrer des instances uniques de virtualisation.

Nous continuerons sur cette piste avec Zen 3. Nous aurons plus de détails à venir dans les semaines à venir, mais ce que vous verrez, ce sont d’autres améliorations qui protègent davantage contre d’autres éléments non fiables comme la programmation orientée retour (ROP) et d’autres facettes qui vous avez vu de mauvais acteurs essayer de profiter de là-bas dans l’industrie.

IC: Diriez-vous que l’objectif de ces améliorations de sécurité est nécessairement axé sur l’entreprise plutôt que sur le consommateur, simplement en raison des différents environnements? AMD aborde-t-il les marchés séparément ou s’agit-il plutôt d’une approche globale?

MP: Nous essayons généralement de réfléchir à la meilleure sécurité que nous pouvons fournir sur l’ensemble des applications finales. Bien sûr, l’entreprise se concentrera généralement davantage sur la sécurité, mais je pense que cela a changé avec le temps et tout le monde, que vous exécutiez votre processeur dans une application haute performance telle que la création de contenu, le calcul, les jeux – je pense que la sécurité est fondamentale. Donc, bien que cela ait toujours été l’objectif d’Entreprise, et cela guide notre approche de déploiement des améliorations de sécurité du mieux que nous pouvons sur tous nos produits. Nous pensons que c’est fondamental.

IC: Revenons à l’augmentation de 19% de l’IPC – dans une partie de la présentation, AMD décompose là où il pense que ces pourcentages séparés proviennent de différents éléments de la microarchitecture. Il est clair que les mises à jour des unités de chargement / stockage et du front-end contribuent peut-être à la moitié de cet avantage, avec des mises à jour de cache micro-op et des mises à jour de prefetcher dans l’autre moitié. Pouvez-vous entrer dans quelques détails sur ce qui a changé dans le chargement / le magasin et le front-end – je sais que vous prévoyez de plonger plus profondément dans la microarchitecture à l’approche du lancement, mais y a-t-il quelque chose que vous pouvez dire, juste pour nous donner un teaser?

MP: Les améliorations de chargement / magasin ont été étendues, et il est très impactant dans son rôle qu’il joue dans la fourniture de l’IPC de 19%. Il s’agit vraiment du débit que nous pouvons apporter à nos unités d’exécution. Ainsi, lorsque nous élargissons nos unités d’exécution et que nous élargissons le taux d’émission à nos unités d’exécution, c’est l’un des leviers clés que nous pouvons mettre en œuvre. Ce que vous verrez donc au fur et à mesure que nous déploierons les détails, c’est que nous avons augmenté notre débit à la fois pour les chargements par cycle et les magasins par cycle, et encore une fois, nous aurons plus de détails sous peu.

IC: De toute évidence, plus vous construisez un processeur large, vous commencez à regarder une puissance statique et une puissance active plus élevées – est-ce que ces dépenses se concentrent davantage sur la conception physique pour réduire la puissance?

MP: C’est cette combinaison de conception physique et de conception logique. Ce que je pense que beaucoup de gens pourraient manquer dans l’histoire de Zen 3 au fur et à mesure que nous le déployons, la beauté de cette conception est en fait l’équilibre consistant à apporter des changements importants pour augmenter les performances tout en augmentant les contrôles de gestion de l’alimentation et la mise en œuvre physique pour permettre la même commutation de puissance typique par cycle que nous avions dans la génération précédente – c’est tout un exploit.

IC: Zen 3 est maintenant la troisième itération microarchitecturale majeure de la famille Zen, et nous avons vu des feuilles de route qui parlent de Zen 4, et potentiellement même de Zen 5. Jim Keller a déclaré de façon célèbre que l’itération sur un design est la clé pour obtenir ce faible accrochage fruit, mais à un moment donné, vous devez partir de zéro sur la conception de base. Compte tenu de la chronologie du Bulldozer au Zen, et maintenant nous sommes 3-4 ans dans le Zen et la troisième génération. Pouvez-vous discuter de la manière dont AMD aborde ces prochaines itérations de Zen tout en pensant à la prochaine grande refonte de base?

MP: Zen 3 est en fait cette refonte. Il fait partie de la famille Zen, donc nous n’avons pas changé, j’appellerai cela, l’approche de mise en œuvre à 100 000 pieds. Si vous survoliez le paysage, vous pouvez dire que nous sommes toujours sur le même territoire, mais lorsque vous descendez en regardant la mise en œuvre et littéralement à travers toutes nos unités d’exécution, Zen 3 n’est pas une conception dérivée. Zen 3 a été repensé pour offrir un gain de performances maximal tout en restant dans le même nœud semi-conducteur que son prédécesseur.

IC: Bien que le marché x86 pour les clients et les entreprises soit très compétitif, il y a une pression croissante de l’écosystème Arm sur les deux marchés, c’est difficile à nier. À l’heure actuelle, les propres conceptions Neoverse V1 d’Arm promettent un niveau d’IPC proche de x86, puis une élévation architecturale de 30% d’une année sur l’autre, à une fraction de la puissance à laquelle fonctionne x86. Alors que les objectifs d’AMD jusqu’à présent ont été d’atteindre des performances de pointe, comme dans Zen 3, mais comment AMD compte-t-il lutter contre la concurrence non x86, d’autant plus qu’ils commencent à promettre dans leurs feuilles de route de plus en plus de performances?

MP: Nous ne lâcherons pas le pied de la pédale d’accélérateur en termes de performances. Il ne s’agit pas d’ISA (architecture de jeu d’instructions) – dans n’importe quel ISA, une fois que vous avez défini la haute performance, vous allez ajouter des transistors pour pouvoir atteindre ces performances. Il existe des différences entre un ISA et un autre, mais ce n’est pas fondamental – nous avons choisi x86 pour nos conceptions en raison de la vaste base d’installation de logiciels, de la vaste chaîne d’outils, et c’est donc x86 que nous avons choisi d’optimiser les performances. Cela nous donne le chemin le plus rapide vers l’adoption dans l’industrie. Historiquement, nous n’avons vécu que dans un environnement concurrentiel – nous ne nous attendons pas à ce que cela change à l’avenir. Notre opinion est très simplement que la meilleure défense est en fait une forte attaque – nous ne lâchons pas!

IC: Avec les augmentations (massives) des performances brutes de Zen 3, il n’y a pas eu beaucoup de discussions sur la façon dont AMD aborde l’accélération de l’IA basée sur le processeur. S’agit-il simplement d’avoir tous ces cœurs et de bonnes performances en virgule flottante, ou y a-t-il de la place pour une accélération sur puce ou des instructions optimisées?

MP: Notre objectif sur Zen 3 a été la performance brute – Zen 2 avait un certain nombre de domaines de performance de leadership et notre objectif lors de la transition vers Zen 3 était d’avoir un leadership de performance absolu. C’est là que nous nous sommes concentrés sur cette conception – qui inclut la virgule flottante et donc avec les améliorations que nous avons apportées au FP et à nos unités à multiplier les unités, cela va aider les charges de travail vectorielles, les charges de travail de l’IA telles que l’inférence (qui fonctionnent souvent sur le processeur) . Nous allons donc aborder un large éventail de toutes les charges de travail. De plus, nous avons augmenté la fréquence qui est une marée qui, avec notre fréquence de suralimentation maximale, c’est une marée qui soulève tous les bateaux. Nous n’annonçons pas de nouveau format mathématique pour le moment.

IC: AMD a-t-il déjà préparé des bibliothèques accélérées pour Zen 3 en ce qui concerne les charges de travail IA?

MP: Nous avons – nous avons des bibliothèques de noyau mathématique qui s’optimisent autour de Zen 3. Tout cela fera partie du déploiement à mesure que l’année se poursuivra.

IC: Passant à l’analyse concurrentielle, la nature ou l’approche de l’analyse concurrentielle d’AMD a-t-elle changé depuis la première génération de Zen jusqu’à où nous en sommes aujourd’hui et où AMD va de l’avant?

MP: Nous avons toujours mis l’accent sur la concurrence. Nous examinons nos concurrents x86 et tous les concurrents émergents utilisant d’autres ISA. Pas de changement – nous pensons que vous devez toujours faire deux choses. Premièrement, écoutez vos clients et comprenez où vont leurs charges de travail, où les besoins peuvent évoluer au fil du temps, et deuxièmement, gardez un œil constant sur la concurrence. C’est un élément clé de ce qui nous a amenés à la position de leader avec Zen 3, et un élément de notre culture de conception de CPU qui ne changera pas à l’avenir.

IC: Un grand succès de Zen 2 et à la fois Ryzen et EPYC a été l’approche chiplet: minuscules chiplets, haut rendement, et peuvent également être très bien regroupés pour la fréquence. Cependant, nous commençons à voir de gros silicium monolithique produit à TSMC maintenant à 7 nm, certains clients de TSMC dépassant la plage de 600 mm2. AMD est maintenant dans une position où les revenus augmentent, la part de marché augmente, et maintenant il sort avec Ryzen 5000 – où se situent les pensées d’AMD sur la production de puces CPU à plus grande échelle – évidemment [as core counts increase] vous ne pouvez pas vous retrouver avec un million de chiplets sur un paquet!

MP: Nous avons innové dans l’industrie sur les puces et comme vous l’avez vu l’année dernière lorsque nous avons déployé nos produits basés sur Zen 2 à la fois dans les ordinateurs de bureau et les serveurs hautes performances, cela nous a donné une flexibilité énorme – cela nous a permis d’être très tôt dans le nœud 7 nm et réaliser de nombreuses efficacités de fabrication mais aussi des flexibilités de conception. C’est cette flexibilité à l’avenir que vous continuerez de voir favoriser l’adoption des puces. Nous allons continuer chez AMD, et bien que certains de nos concurrents se soient moqués de nous lors de notre première sortie de puces, vous voyez franchement que la plupart d’entre eux adoptent cette approche.

Ce ne sera jamais une taille unique, donc je pense que, en fonction du marché que vous attaquez et du type d’interaction que vous avez entre le processeur, le GPU et d’autres accélérateurs, il sera possible de déterminer si la meilleure approche est en fait un chiplet. ou monolithique. Mais les chiplets sont là pour rester – ils sont là pour rester chez AMD, et je pense qu’ils sont là pour rester pour l’industrie.

IC: C’est drôle que vous mentionniez des concurrents, car ils ont récemment annoncé qu’ils passeraient à une mise à l’échelle de la conception de puces à bloc IP, le cas échéant. Cela signifie des puces pour les cœurs, pour les graphiques, pour la sécurité, pour les E / S – jusqu’où nous allons exactement dans le trou du lapin de chips?

MP: Il y a toujours un équilibre – une bonne idée surutilisée peut devenir une mauvaise idée. C’est vraiment basé sur chaque implémentation. Tout le monde dans l’industrie va devoir trouver sa place idéale. Bien sûr, il y a la complexité de la chaîne d’approvisionnement qui doit être gérée – donc chaque conception que nous faisons chez AMD, nous nous concentrons sur la façon d’obtenir les meilleures performances dans la meilleure organisation physiquement, comment nous mettons en œuvre ces performances et nous nous assurons que nous pouvons le livrer de manière fiable à nos clients via notre chaîne d’approvisionnement. C’est le compromis que nous faisons pour chaque architecture de produit.

IC: TSMC a récemment lancé sa marque 3D Fabric, couvrant tous les aspects de sa technologie d’emballage. AMD implémente déjà un « simple » CoWoS-S dans un certain nombre de produits, mais (il existe) d’autres domaines tels que l’empilement de puces TSMC ou les interposeurs intégrés au package – je suppose qu’AMD les examine pour les intégrer dans la pile de produits. Pouvez-vous nous expliquer comment AMD aborde le sujet ou ce qui est envisagé?

MP: Notre approche de l’emballage consiste à établir un partenariat étroit avec l’industrie – profondément avec nos partenaires fonderies, profondément avec les OSAT. Je crois sincèrement que nous entrons dans une nouvelle ère d’innovation en matière d’emballage et d’interconnexion. Cela va donner aux entreprises de conception de puces comme AMD une flexibilité accrue à l’avenir. Cela crée également un environnement propice à une collaboration accrue – ce que vous voyez est l’avancée de la technologie des puces qui vous permet d’avoir plus de flexibilité dans le co-conditionnement des matrices connues. Cela a toujours été un rêve dans l’industrie, et ce rêve est en train de devenir réalité.

IC: Nous avons vu AMD faire des percées dans d’autres marchés où il n’a pas eu une part de marché aussi élevée, comme les Chromebooks et la première génération d’AMD [Zen] technologies embarquées. AMD continue-t-elle à cibler spécifiquement ces marchés, ou y a-t-il un potentiel inexploité sur les marchés AMD qui n’a pas particulièrement joué, comme l’IoT ou l’automobile?

[Note this question was asked before the AMD-Xilinx rumors were publicized]

MP: Nous continuons de regarder les marchés adjacents par rapport à ceux où nous jouons aujourd’hui. Nous avons fait partie de l’embarqué, et nous augmentons notre part de l’intégré, ce qui continue certainement d’attirer l’attention d’AMD. Ce que nous ne faisons pas, c’est ce que j’appellerai, les marchés qui peuvent attirer beaucoup d’attention médiatique mais qui ne correspondent pas bien au type de hautes performances et de concentration incroyable que nous avons chez AMD. Nous voulons offrir des performances élevées à une valeur pour l’industrie, et nous continuerons donc à mettre nos énergies à notre part dans les marchés qui valorisent vraiment ce que nous pouvons apporter.

Un grand merci à Mark et à son équipe pour leur temps.

Nous avons également une version vidéo de l’interview. Toutes mes excuses pour le bruit de frappe – certains problèmes initiaux signifiaient que je n’étais pas sûr qu’il enregistrait, alors je prenais des notes.