La programmabilité d’un processeur est une échelle est une question de flexibilité et de performance – quelque chose de hautement programmable et personnalisable est adaptable à toutes sortes de situations, mais n’est souvent pas aussi rapide. Cependant, quelque chose qui a une voie de calcul très spécifiée peut aller très vite, mais ne peut pas faire grand-chose au-delà de cette voie. Du côté flexible, nous avons des FPGA, qui peuvent être configurés pour faire presque n’importe quoi. Du côté fixe, nous avons des ASIC, tels que du matériel à fonction fixe pour l’IA. Quelque part au milieu se trouve ce que l’on appelle un «ASIC structuré», qui essaie de combiner autant d’avantages des deux.

Un FPGA, ou Field Programmable Gate Array, est un morceau de silicium construit qui peut être configuré après la fabrication. En implémentant une série de blocs logiques programmables, de cellules de mémoire et de couches de connectivité, un programmeur disposant de suffisamment de connaissances peut configurer le FPGA pour exécuter l’équivalent de conceptions de circuits uniques pour des fonctions spécifiques. Par exemple, toute série de calculs d’IA peut être effectuée lentement sur un cœur de processeur, et un sous-ensemble d’entre eux peut être très rapide sur un GPU, mais si cette méthodologie de calcul doit changer, le FPGA peut être ajusté pour ressembler à un GPU de efficacité tout en étant aussi configurable que le CPU.

Un ASIC, en revanche, est une unité matérielle très fixe. En sachant quels types de calculs sont attendus, un ASIC peut implémenter ces calculs très rapidement et très efficacement, mais il ne peut faire que ce type de calcul. Par exemple, une carte graphique peut être considérée comme un ASIC, car elle fait très bien des graphiques, mais le moteur de décodage 4K spécial à l’intérieur du GPU est mieux adapté au terme d’un ASIC, car il ne fait que décoder des images / vidéos 4K. et il sait comment le faire beaucoup plus rapidement et beaucoup plus efficacement qu’un CPU ou un FPGA ne le pourrait.

Évidemment, s’il y a des problèmes de sécurité, un FPGA peut peut-être être configuré pour éviter ce problème. Un ASIC en revanche n’a pas de solution. Les FPGA peuvent être déployés avec des mises à jour à envoyer plus tard, tandis que les ASIC ne peuvent pas être mis à jour. Les FPGA sont initialement très bon marché et les ASIC nécessitent beaucoup de coûts initiaux d’ingénierie non réutilisable (NRE), mais lorsqu’ils sont construits à grande échelle, ils peuvent offrir quelque chose de moins cher à des ordres de grandeur de puissance inférieure et de performances supérieures. Ce sont quelques-uns des compromis.

Un ASIC structuré (ou pour Intel, un eASIC), est quelque chose entre les deux. La conception sous-jacente d’un produit eASIC est similaire à un FPGA, mais en procédant à une petite conception initiale de NRE / circuit, une société eASIC change certains de ses masques de fabrication en silicone pour les FPGA pour la conception en question. Cela signifie que l’eASIC n’est plus aussi configurable qu’un FPGA car il a maintenant des voies rigides dans son silicium, mais il prend des gains de performances et d’efficacité énergétique en ayant des voies rigides. Il n’a pas non plus nécessité les coûts de conception importants qu’exige un ASIC complet, et économise ainsi beaucoup de coûts, et le produit se retrouve quelque part entre un FPGA et un ASIC.

Pour toute entreprise intéressée par quelque chose comme un ASIC structuré, cela signifie développer une relation avec un fournisseur offrant un portefeuille de conceptions de base ASIC structurées, puis implémenter un certain niveau de personnalisation des circuits au point de fabrication.

Intel a récemment acheté une société appelée eASIC à la mi-2018 pour faire exactement cela, et la première ligne de produits s’appelle les N5X eASICs (Diamond Mesa, pour quiconque suit les noms de code), qui ajoutent des cœurs de processeur intégrés durcis pour permettre le contrôle et la sécurité. Un certain nombre de technologies ont été extraites de la famille Intel Agilex FPGA pour améliorer l’offre eASIC précédente, ainsi qu’une plate-forme logicielle.

La conception de base de la série N5X est basée sur un processus de 16 nm (TSMC, en vertu de l’acquisition), utilise jusqu’à 80 millions de portes eASIC (8,8 millions de tables de consultation / éléments logiques de type FPGA), 225 mégabits de mémoire double port, prend en charge Émetteur-récepteur 32G et dispose d’un système de processeur dur A53 quadricœur. La gamme de produits N5X se présente sous la forme de N5Xabc, où abc est le nombre de cellules équivalentes FPGA divisé par 100 000 – le modèle phare est donc le N5X088, avec 8,8 millions.

Avec les clients qui implémentent leurs propres DSP et pipelines dans le N5X, Intel promet une mise sur le marché plus rapide que les ASIC traditionnels, jusqu’à 50% de puissance inférieure à celle des FPGA avec un emballage de plus petit facteur de forme, un coût unitaire global inférieur à celui des FPGA et une sécurité améliorée.

Intel a décidé de faire cette annonce lors de sa journée de la technologie FPGA, qui coïncidait directement avec la conférence annuelle Supercomputing. Il semblait étrange qu’Intel provoquerait un conflit entre les deux. La famille de produits N5X ne sera cependant en production qu’au deuxième trimestre 2021.

Intel a fourni une diapositive montrant ce qui se trouve réellement dans l’un de ses produits eASIC:

Source: Intel

Lecture connexe