Blog en direct AnandTech: les dernières mises à jour sont en haut. Cette page sera mise à jour automatiquement, il n’est pas nécessaire d’actualiser manuellement votre navigateur.

18 h 56 HAE – Ce n’est qu’un prototype de petit noyau de chiplet

18 h 56 HAE – Polarisation avant du corps

18 h 56 HAE – FDX 22 nm

18 h 56 HAE – Réalisation d’un prototype de 9 mm2

18 h 55 HAE – Suivi rapproché du modèle de ligne de toit

18 h 54 HE – Jusqu’à 80 DP GFLOP / W par cluster

18 h 53 HE – utilisation accrue pour matmul et dotproduct qui pourraient être liés à la mémoire

18 h 52 HE – FREP agit comme amplificateur d’instructions

18 h 52 HE – IPC> 1

18 h 52 HE – un noyau à problème unique peut saturer un FPU

18 h 50 HAE – Par exemple, réduction!

18 h 49 HAE – FREP marque la boucle

18 h 49 HAE – Les SSR ne fonctionnent que sur les boucles matérielles flottantes uniquement

18 h 48 HAE – Le «  problème Psuedo-dual  » en tant que noyau entier peut fonctionner en même temps

18 h 48 HAE – l’instruction personnalisée indique le début du bloc de boucle matérielle

18 h 47 HAE – XFREP – Tampon de répétition à virgule flottante (tampon de micro-boucle programmable)

18 h 47 HAE – Approche tolérante à la latence

18 h 46 HAE – Extension dans le fichier de registre principal

18 h 45 HAE – augmente FPU / ALU de 3x-5x

18 h 44 HAE – Transforme la lecture / écriture du registre en chargement / stockage implicite de la mémoire

18 h 44 HAE – XSSR – Registres sémantiques de flux

18 h 44 HAE – Async avec moteur DMA

18 h 44 HAE – L’objectif était de maximiser le rapport de surface de calcul / contrôle

18 h 42 HAE – Extensions ISA personnalisées

18 h 42 HAE – prend en charge le bfloat demi-précision, FP8

18 h 42 HAE – Chaque cœur dispose d’une unité de calcul SIMD multi-format

18 h 42 HAE – Chaque cluster de calcul a 8 cœurs RV32G Snitch

18 h 41 HAE – Prend en charge un grand nombre de trafic de cluster à cluster

18 h 41 HAE – Schéma d’amincissement de la bande passante pour optimiser la bande passante vers HBM sans affecter le plan d’étage

18 h 41 HAE – 4x quadrants L1 partagent un cache L1

18 h 40 HAE – Les clusters peuvent faire 64 To / s les uns avec les autres

18 h 40 HAE – Quatre quadrants de 32 grappes par chiplet

18 h 39 HAE – 8 Go HBM2 par dé privé pour ce dé

18 h 39 HAE – liaison série die-to-die entre eux

18 h 38 HAE – Quatre puces

18 h 38 HAE – (estimé en 22FDX GloFo)

18 h 38 HAE – 220 mm2 par puce

18 h 38 HAE – Maintenant pour Manticore

18 h 38 HAE – Maximiser le chemin de données de l’ordinateur par rapport au contrôle

18 h 37 HAE – de nombreux processeurs consomment de l’énergie sur des éléments superflus en panne

18 h 36 HAE – L’efficacité énergétique est essentielle

18 h 36 HAE – Demande toujours croissante de calcul

18 h 35 HAE – Qui veut tous les cœurs RISC-V?!?