Jusqu’à présent, nous avons trois produits sur le marché basés sur le processus N5 de TSMC: le SoC Huawei Kirin 9000 5G, présent dans le Mate 40 Pro, le SoC Apple A14, de la famille iPhone 12, et le SoC Apple M1, qui est en les nouveaux MBA / MBP et Mac Mini. Nous pouvons maintenant en ajouter un autre à cette liste, mais ce n’est pas un SoC standard: nous avons ici une adresse IP pour une connexion SerDes, maintenant validée et prête pour la licence dans TSMC N5. Aujourd’hui, Marvell annonce sa solution 112G SerDes basée sur DSP pour les licences.

L’infrastructure de réseau puce à puce moderne repose sur des connexions SerDes à haut débit pour activer une variété de protocoles différents à une gamme de vitesses, généralement dans les structures Ethernet, fibre optique, stockage et connectivité. Les connexions haut débit actuelles reposent sur des connexions 56G, et le passage à 112G permet donc de doubler la vitesse. Plusieurs entreprises proposent une adresse IP 112G, mais Marvell est la première à l’activer en 5 nm, à s’assurer qu’elle est validée par le matériel et à la proposer sous licence.

Ces types de connexions ont un certain nombre de mesures pour les comparer à d’autres solutions 112G: l’objectif est non seulement de répondre à la norme, mais d’offrir une solution qui utilise moins d’énergie, mais aussi un taux d’erreur potentiel plus faible, en particulier pour les hauts débits. -applications d’infrastructure de fiabilité. Marvell affirme que sa nouvelle solution permet une réduction de puissance significative de l’énergie par bit transféré – jusqu’à 25% par rapport aux offres TSMC 7 nm équivalentes, avec des contraintes de puissance / thermique étroites et une perte d’insertion> 40 dB.

Nous nous attendons généralement à ce que les données traversent une connexion comme celle-ci sous la forme d’une série de uns et de zéros, c’est-à-dire une opération de 1 bit qui peut être un 0 ou un 1, connue sous le nom de NRZ (non-retour à zéro) – cependant la solution de Marvell permet 2 -bits, comme un 00, 01, 10 ou 11, connu sous le nom de PAM4 (Pulse Amplitude Modulation). Cela permet de doubler la bande passante, mais nécessite des circuits supplémentaires. PAM4 a été activé à des vitesses SerDes inférieures et à 112G auparavant, mais pas pour TSMC N5. À mesure que nous passerons à des vitesses encore plus rapides, PAM4 deviendra une nécessité pour les activer. Les lecteurs réguliers peuvent identifier que le RTX 3090 de NVIDIA utilise la signalisation PAM4 (sur N7) pour activer plus de 1000 Go / s de bande passante avec le GDDR6X de Micron – il peut également être exécuté en mode NRZ pour une puissance inférieure si nécessaire.


Image de Micron

Marvell dit être déjà engagé avec ses clients ASIC personnalisés sur plusieurs marchés avec la mise en œuvre 112G. Parallèlement au nouveau 112G SerDes, la société affirme qu’elle est prête à activer une suite complète de PHY, commutateurs, DPU, processeurs personnalisés, contrôleurs et accélérateurs basés sur 5 nm, et que cette offre initiale n’est que la première étape.

Lecture connexe