Alors que les technologies de nœuds de processus et la loi de Moore ralentissent, les fabricants et les concepteurs de puces recherchent de nouvelles solutions créatives pour permettre une mise à l’échelle des appareils et des performances. Les technologies d’emballage avancées sont l’un de ces domaines dans lesquels nous avons vu d’énormes innovations au cours des dernières années, telles que l’introduction d’interposeurs en silicium et l’intégration de la mémoire HBM ou le passage à la modularisation grâce à la conception de puces.

Les interposeurs en silicium posent des problèmes de coût car ils sont coûteux et nécessitent une empreinte de silicium assez importante, tandis que les conceptions de puces qui utilisent un emballage conventionnel sur des substrats organiques sont limitées par la bande passante d’E / S et l’efficacité énergétique. Une solution à ce problème a été l’introduction par l’industrie de matrices intermédiaires en silicium qui connectent deux puces logiques ensemble – mais uniquement dans une portée limitée, sans utiliser le même encombrement qu’un interposeur entièrement en silicium. L’EMIB (Embedded Die Interconnect Bridge) d’Intel a été la mise en œuvre la plus discutée de cette technologie.

Aujourd’hui, en tant que Symposium technologique 2020 de TSMC, le fabricant taïwanais détaille sa propre variante d’une telle technologie, appelée Local Si Interconnect (LSI), qui sera proposée pour les technologies d’emballage InFO et CoWoS sous la forme d’InFO-L et CoWoS-L .

Les nouvelles avancées font partie de ce que TSMC appelle désormais sa plate-forme technologique d’emballage 3DFabric qui offre un répertoire polyvalent d’options d’intégration et d’emballage, qui incluent SoIC, InFO et CoWoS.

Une brève explication pour nos lecteurs peu familiers avec les termes, SoIC (System on Integrated Chip) est la technologie d’empilement de puces sans bosse de TSMC et d’intégration de liaison hybride qui permet d’empiler plusieurs puces ensemble, permettant une liaison extrêmement haute bande passante et faible puissance entre les le silicium meurt. Actuellement, cette technologie n’a pas d’égal dans l’industrie.

InFO est la technologie d’emballage en éventail de TSMC, dans laquelle une puce en silicium d’une plaquette est sélectionnée et placée sur une plaquette porteuse, sur laquelle les structures plus grandes telles que le RDL en cuivre (couche de redistribution), et plus tard le substrat porteur est construit sur .

La variante TSMC d’InFO avec intégration d’un LSI est appelée InFO-L ou InFO-LSI, et suit une structure similaire avec le nouvel ajout de celui-ci intégrant cette nouvelle puce intermédiaire d’interconnexion au silicium local pour la communication entre deux puces.

Le CoWoS (Chip-on-Wafer-on-Substrate) de TSMC a été décrit à l’origine comme la technologie d’emballage 2.5D de l’interposeur de silicium de la société, qui relève actuellement encore du spécificateur CoWoS-S, mais qui couvre également d’autres technologies d’emballage de dernière puce. Au fur et à mesure de la description, ici le substrat de base, RDL, est construit en premier, et ce n’est qu’à la dernière étape que la puce de silicium cible est liée au boîtier.

CoWoS-L est la nouvelle variante de la technologie de conditionnement de la dernière puce de TSMC qui ajoute l’interconnexion locale Si qui est utilisée en combinaison avec un RDL en cuivre pour obtenir une bande passante plus élevée qu’une simple implémentation de conditionnement RDL (CoWoS-R), et être plus coûteuse -efficace qu’une implémentation d’interposeur entièrement en silicium (CoWoS-S).

TSMC décrit le LSI comme étant une puce active ou passive, en fonction des besoins des concepteurs de puces et de leur sensibilité aux coûts. La fonderie prévoit d’achever la qualification InFO-L au premier trimestre de 21, et CoWoS-L est en cours de pré-qualification en ce moment. Les technologies d’interconnexion de ponts en silicium telles que LSI et EMIB devraient apporter des conceptions de puces hautes performances à un coût inférieur pour le concepteur et le consommateur.

Lecture connexe