Dans ce qui semble être une erreur majeure de la part de l’équipe de relations publiques de SiPearl, une récente visite d’un homme politique français local a abouti à la publication publique sur Twitter de ce qui ressemble au plan d’étage du projet de puce de serveur de première génération de la société «Rhea».

Lors d’une visite d’Alexandra Dublanche, politicienne d’Île-de-France et vice-présidente du développement économique et autres responsabilités de la région, les équipes de relations publiques avaient réalisé quelques prises de vues d’une visite du bureau. Parmi les images publiées, on trouve une photo du projet de puces de serveur Rhea de la société avec de nouveaux détails, jusqu’à présent inédits, du projet soutenu par la European Processor Initiative.

Dans un gros plan et une mise à l’échelle de l’image, nous pouvons voir qu’il s’agit d’un plan d’étage détaillé du serveur SoC Rhea, étiqueté pour un processus TSMC 7nm cible.

Nous pouvons détailler 72 cœurs de processeur et 68 tranches de cache L3 du réseau maillé dans le plan d’étage, entourées de diverses IP dont les étiquettes sont trop petites pour être lisibles. SiPearl avait précédemment confirmé que le projet utilise les futurs cœurs Neoverse «Zeus» d’Arm qui succèdent aux cœurs Neoverse N1 Ares qui sont utilisés dans les conceptions de SoC de serveur Arm de la génération actuelle, telles que Graviton2 d’Amazon ou Altra d’Ampère.

Au-delà de la confirmation d’un nombre de cœurs, nous voyons également que la conception Rhea arbore un sous-système de mémoire haut de gamme, avec le plan d’étage étiqueté comme ayant 4x contrôleurs HBM2E et 4-6 contrôleurs DDR5. Un tel système de mémoire hybride permettrait à une bande passante extrêmement élevée de pouvoir alimenter un si grand nombre de cœurs, tout en retombant vers des modules DIMM ordinaires pour pouvoir évoluer en capacité de mémoire.

La famille de processeurs Rhea devrait arriver sur le marché en 2021. La seule divergence curieuse ici est que SiPearl avait précédemment déclaré qu’il s’agissait d’un projet N6, alors que la récente photo Twitter indique qu’il s’agit de N7. Étant donné que les deux processus sont compatibles avec la conception, il peut s’agir d’un changement récent dans le projet, ou l’entreprise envisage toujours de le produire dans le nœud N6 lorsqu’il sera commercialisé.

Le sous-système de mémoire agressif de la conception avec l’inclusion de HBM2E indique que la société vise des objectifs de performances assez élevées, rejoignant les rangs de Fujitsu en termes de conception d’un processeur avec mémoire HBM avancée.

Lecture connexe: