Poursuivant les nouvelles GPU d’aujourd’hui de la présentation de la journée de l’architecture d’Intel, en plus du briefing sur l’architecture Xe-LP et de la révélation de Xe-HPG, la société a également proposé une brève mise à jour de la feuille de route pour sa partie phare au niveau du serveur, Xe-HPC.

Mieux connu sous son nom de code Ponte Vecchio, le Xe-HPC a beaucoup à faire. La plus complexe des pièces Xe prévues, c’est aussi la pierre angulaire du supercalculateur Aurora alimenté par Intel. Xe-HPC met tout en œuvre pour améliorer les performances et, pour y arriver, Intel utilise toutes les astuces du livre, y compris leurs technologies d’emballage avancées de nouvelle génération.

La grande révélation ici est que nous avons enfin un aperçu plus concret des processus de fabrication que les différents carreaux utiliseront. La tuile de base du GPU sera sur le nouveau processus Intel 10nm SuperFin, et le Rambo Cache sera une génération plus récente encore, utilisant le futur processus 10nm Enhanced SuperFin d’Intel. En attendant, il est maintenant confirmé que la tuile Xe Link I / O, qui sera utilisée dans le cadre de la structure Intel pour relier plusieurs GPU Xe-HPC, sera construite par une usine externe.

Cela laisse la question de la tuile de calcul, la plus critique des performances des composants du GPU. Le processus 7 nm d’Intel ayant été retardé d’au moins six mois, la société a précédemment révélé qu’elle allait adopter une approche «pragmatique» et potentiellement utiliser des usines tierces. Et à partir de leur mise à jour de la Journée de l’architecture, ils semblent toujours indécis – ou du moins ne veulent pas divulguer – ce qu’ils prévoient de faire. Au lieu de cela, la matrice de calcul est étiquetée «Intel Next Gen & External».

C’est une divulgation inhabituelle, c’est le moins qu’on puisse dire, car nous nous attendrions autrement à ce que la matrice de calcul soit effectuée sur un seul processus. Mais sans autre commentaire d’Intel, faites-en ce que vous voulez. Peut-être sont-ils simples et utiliseront en fait deux nœuds de processus très différents pour la matrice de calcul?